WFBGA-48 · 48P
IPC-7351B
48P4.0×6.0×1.35mmP=0.5mm
MX29SL802CBX / MX29SL802CTX (WFBGA-48)
同期ピン配置 (Symbol / 2D / 3D) (48/48)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| A2 | GND | GND | グラウンド基準端子 (GND) |
| A3 | CE# | I/O | マルチプレクスI/O・ペリフェラル端子 CE# (General) |
| A4 | A0 | I/O | マルチプレクスI/O・ペリフェラル端子 A0 (General) |
| A5 | A1 | I/O | マルチプレクスI/O・ペリフェラル端子 A1 (General) |
| A6 | A2 | I/O | マルチプレクスI/O・ペリフェラル端子 A2 (General) |
| B1 | Q0 | I/O | マルチプレクスI/O・ペリフェラル端子 Q0 (General) |
| B2 | OE# | I/O | マルチプレクスI/O・ペリフェラル端子 OE# (General) |
| B3 | Q8 | I/O | マルチプレクスI/O・ペリフェラル端子 Q8 (General) |
| B4 | A5 | I/O | マルチプレクスI/O・ペリフェラル端子 A5 (General) |
| B5 | A3 | I/O | マルチプレクスI/O・ペリフェラル端子 A3 (General) |
| B6 | A4 | I/O | マルチプレクスI/O・ペリフェラル端子 A4 (General) |
| C1 | Q1 | I/O | マルチプレクスI/O・ペリフェラル端子 Q1 (General) |
| C2 | Q9 | I/O | マルチプレクスI/O・ペリフェラル端子 Q9 (General) |
| C3 | Q10 | I/O | マルチプレクスI/O・ペリフェラル端子 Q10 (General) |
| C4 | A18 | I/O | マルチプレクスI/O・ペリフェラル端子 A18 (General) |
| C5 | A7 | I/O | マルチプレクスI/O・ペリフェラル端子 A7 (General) |
| C6 | A6 | I/O | マルチプレクスI/O・ペリフェラル端子 A6 (General) |
| D1 | Q2 | I/O | マルチプレクスI/O・ペリフェラル端子 Q2 (General) |
| D2 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| D5 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| D6 | A17 | I/O | マルチプレクスI/O・ペリフェラル端子 A17 (General) |
| E1 | Q3 | I/O | マルチプレクスI/O・ペリフェラル端子 Q3 (General) |
| E6 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| F1 | VCC | Power | 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic) |
| F6 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| G1 | Q12 | I/O | マルチプレクスI/O・ペリフェラル端子 Q12 (General) |
| G6 | WE# | I/O | マルチプレクスI/O・ペリフェラル端子 WE# (General) |
| H1 | Q13 | I/O | マルチプレクスI/O・ペリフェラル端子 Q13 (General) |
| H2 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| H5 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| H6 | NC | I/O | マルチプレクスI/O・ペリフェラル端子 NC (General) |
| J1 | Q14 | I/O | マルチプレクスI/O・ペリフェラル端子 Q14 (General) |
| J2 | Q5 | I/O | マルチプレクスI/O・ペリフェラル端子 Q5 (General) |
| J3 | Q4 | I/O | マルチプレクスI/O・ペリフェラル端子 Q4 (General) |
| J4 | A8 | I/O | マルチプレクスI/O・ペリフェラル端子 A8 (General) |
| J5 | A10 | I/O | マルチプレクスI/O・ペリフェラル端子 A10 (General) |
| J6 | A9 | I/O | マルチプレクスI/O・ペリフェラル端子 A9 (General) |
| K1 | Q15 | I/O | マルチプレクスI/O・ペリフェラル端子 Q15 (General) |
| K2 | Q6 | I/O | マルチプレクスI/O・ペリフェラル端子 Q6 (General) |
| K3 | Q11 | I/O | マルチプレクスI/O・ペリフェラル端子 Q11 (General) |
| K4 | A12 | I/O | マルチプレクスI/O・ペリフェラル端子 A12 (General) |
| K5 | A13 | I/O | マルチプレクスI/O・ペリフェラル端子 A13 (General) |
| K6 | A11 | I/O | マルチプレクスI/O・ペリフェラル端子 A11 (General) |
| L1 | GND | GND | グラウンド基準端子 (GND) |
| L2 | Q7 | I/O | マルチプレクスI/O・ペリフェラル端子 Q7 (General) |
| L3 | A16 | I/O | マルチプレクスI/O・ペリフェラル端子 A16 (General) |
| L4 | A15 | I/O | マルチプレクスI/O・ペリフェラル端子 A15 (General) |
| L5 | A14 | I/O | マルチプレクスI/O・ペリフェラル端子 A14 (General) |
PIN A2 GND
GNDグラウンド基準端子 (GND)
設計上の注意点: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
WFBGA-48 · 6.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
MX29SL802CBX / MX29SL802CTX シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P2 · p02_fig011411×900px
P2 · p02_fig021308×932px
P2 · p02_fig02P2
P4 · p04_fig01805×889px
P54 · p54_fig011892×2613px
電気仕様 & 部品詳細スペック (MX29SL802CBXHI-90G)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:MX29SL802CBXHI-90G (WFBGA-48) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 6.00 × 1.35 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
5MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 6.00 × 1.35 mm (A1=0.30 mm)
パッケージ系列: BGA (WFBGA-48)
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル48 ピン自動バス分類
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口リフロー標準 1:1
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — MX29SL802CBX / MX29SL802CTX (2)
WFBGA-48 · 48P
IPC-7351B
48P4.0×6.0×1.35mmP=0.5mm
MX29SL802CBX / MX29SL802CTX (WFBGA-48)
機械寸法 & ランドパターン (WFBGA-48)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
4.00 × 6.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.35mm · e=0.50mm
パッド寸法 (W × L)Level B
0.26 × 0.26 mm
ピン数 / 総パッド数Topology
48P / 48Pad (BGA_GRID)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 WFBGA-48 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — MX29SL802CBXHI-90G (WFBGA-48)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答MX29SL802CBXHI-90G (WFBGA-48) のピン配置 (Pinout) および電源電圧仕様は？
MXIC 製 MX29SL802CBXHI-90G (WFBGA-48 パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：A2 (GND: グラウンド基準端子 (GND)), A3 (CE#: マルチプレクスI/O・ペリフェラル端子 CE# (General)), A4 (A0: マルチプレクスI/O・ペリフェラル端子 A0 (General)), A5 (A1: マルチプレクスI/O・ペリフェラル端子 A1 (General)), A6 (A2: マルチプレクスI/O・ペリフェラル端子 A2 (General)), B1 (Q0: マルチプレクスI/O・ペリフェラル端子 Q0 (General))。
MX29SL802CBXHI-90G の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、MX29SL802CBXHI-90G (WFBGA-48) の本体外形は 6.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。
MX29SL802CBXHI-90G の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MX29SL802CBXHI-90G (MXIC, WFBGA-48) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (48 ピン) & MX29SL802CBX / MX29SL802CTX シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| A2 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| A3 | CE# | Digital_IO | 信号端子 CE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CE#。対応バス/インターフェース: General。 |
| A4 | A0 | Digital_IO | 信号端子 A0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A0。対応バス/インターフェース: General。 |
| A5 | A1 | Digital_IO | 信号端子 A1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A1。対応バス/インターフェース: General。 |
| A6 | A2 | Digital_IO | 信号端子 A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A2。対応バス/インターフェース: General。 |
| B1 | Q0 | Digital_IO | 信号端子 Q0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q0。対応バス/インターフェース: General。 |
| B2 | OE# | Digital_IO | 信号端子 OE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: OE#。対応バス/インターフェース: General。 |
| B3 | Q8 | Digital_IO | 信号端子 Q8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q8。対応バス/インターフェース: General。 |
| B4 | A5 | Digital_IO | 信号端子 A5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A5。対応バス/インターフェース: General。 |
| B5 | A3 | Digital_IO | 信号端子 A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A3。対応バス/インターフェース: General。 |
| B6 | A4 | Digital_IO | 信号端子 A4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A4。対応バス/インターフェース: General。 |
| C1 | Q1 | Digital_IO | 信号端子 Q1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q1。対応バス/インターフェース: General。 |
| C2 | Q9 | Digital_IO | 信号端子 Q9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q9。対応バス/インターフェース: General。 |
| C3 | Q10 | Digital_IO | 信号端子 Q10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q10。対応バス/インターフェース: General。 |
| C4 | A18 | Digital_IO | 信号端子 A18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A18。対応バス/インターフェース: General。 |
| C5 | A7 | Digital_IO | 信号端子 A7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A7。対応バス/インターフェース: General。 |
| C6 | A6 | Digital_IO | 信号端子 A6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A6。対応バス/インターフェース: General。 |
| D1 | Q2 | Digital_IO | 信号端子 Q2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q2。対応バス/インターフェース: General。 |
| D2 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| D5 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| D6 | A17 | Digital_IO | 信号端子 A17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A17。対応バス/インターフェース: General。 |
| E1 | Q3 | Digital_IO | 信号端子 Q3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q3。対応バス/インターフェース: General。 |
| E6 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| F1 | VCC | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。 |
| F6 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| G1 | Q12 | Digital_IO | 信号端子 Q12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q12。対応バス/インターフェース: General。 |
| G6 | WE# | Digital_IO | 信号端子 WE#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: WE#。対応バス/インターフェース: General。 |
| H1 | Q13 | Digital_IO | 信号端子 Q13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q13。対応バス/インターフェース: General。 |
| H2 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| H5 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| H6 | NC | NC | 信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| J1 | Q14 | Digital_IO | 信号端子 Q14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q14。対応バス/インターフェース: General。 |
| J2 | Q5 | Digital_IO | 信号端子 Q5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q5。対応バス/インターフェース: General。 |
| J3 | Q4 | Digital_IO | 信号端子 Q4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q4。対応バス/インターフェース: General。 |
| J4 | A8 | Digital_IO | 信号端子 A8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A8。対応バス/インターフェース: General。 |
| J5 | A10 | Digital_IO | 信号端子 A10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A10。対応バス/インターフェース: General。 |
| J6 | A9 | Digital_IO | 信号端子 A9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A9。対応バス/インターフェース: General。 |
| K1 | Q15 | Digital_IO | 信号端子 Q15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q15。対応バス/インターフェース: General。 |
| K2 | Q6 | Digital_IO | 信号端子 Q6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q6。対応バス/インターフェース: General。 |
| K3 | Q11 | Digital_IO | 信号端子 Q11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q11。対応バス/インターフェース: General。 |
| K4 | A12 | Digital_IO | 信号端子 A12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A12。対応バス/インターフェース: General。 |
| K5 | A13 | Digital_IO | 信号端子 A13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A13。対応バス/インターフェース: General。 |
| K6 | A11 | Digital_IO | 信号端子 A11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A11。対応バス/インターフェース: General。 |
| L1 | GND | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。 |
| L2 | Q7 | Digital_IO | 信号端子 Q7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q7。対応バス/インターフェース: General。 |
| L3 | A16 | Digital_IO | 信号端子 A16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A16。対応バス/インターフェース: General。 |
| L4 | A15 | Digital_IO | 信号端子 A15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A15。対応バス/インターフェース: General。 |
| L5 | A14 | Digital_IO | 信号端子 A14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: A14。対応バス/インターフェース: General。 |