ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32MP157AAB3T (LFBGA-354) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32MP157AAB3T

STID: C2680173LFBGA-354 · 354 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32MP157AAB3T (LFBGA-354)A1VSSA2PG15A3PD0A4PD1A5PE3A6PG6A7PB3A8PB15A9PC7A10PC9A11PC11A12VDD_DSIA13DSI_D0NA14DSI_CKNA15DSI_D1NA16VDD1V2_DSI_ A17DDR_DQ0A18DDR_DQ1A19VSSB1PE1B2VSSB3PE6B4PD7B5PB7B6VSSB7PE5B8PA8B9PB4B10PD2B11PE4B12VDDA1V8_DSIB13DSI_D0PB14DSI_CKPB15DSI_D1PB16VDD1V2_DSI_ B17DDR_DQ3B18DDR_DQ7B19DDR_DQS0NC1PE11C2PE13C3VSSC4PE0C5PD10C6PD3C7PA15C8PA9C9PB14C10PC12C11PC8C12VSS_DSIC13VSS_DSIC14VSS_DSIC15VSS_DSIC16VSS_DSIC17VSSC18DDR_DQM0C19DDR_DQS0PD1VSSD2PE12D3PE14D4VSSD5VSSD6PD4D7PD5D8VSSD9PB9D10PC6D11PC10D12NJTRSTD13JTDID14JTDO - TRACED15JTMS SWDIO -D16JTCKSWCLK -D17DDR_DQ5D18DDR_DQ2D19DDR_DQ6E1PE15E2VSSE3PD6E4VSSE5VSSE6VSSE7VDDCOREE8VSSE9VDDCOREE10VSSE11VDDCOREE12VSSE13VDDCOREE14VSSE15VDDQ_DDRE16VSSE17DDR_A7E18DDR_DQ4F1PG12F2PD8F3PD14F4VDDCOREF5VSSF6VDDCOREF7VSSF8VDDCOREF9VSSF10VDDCOREF11VSSF12VDDCOREF13VSS_PLL2F14VDDQ_DDRF15VSSF17DDR_A13F18DDR_ZQF19DDR_A3G1PD15G2VSSG3PD9G4VSSG5VDDCOREG6VSSG7VDDCOREG8VSSG9VDDCOREG10VSSG11VDDCOREG12VSSG13VDD_PLL2G14VSSG15VDDQ_DDRG16DDR_ RESETNG17DDR_A9G18DDR_A2G19DDR_BA0H1PC14 - OSC32H2PC15 - OSC32H3VBATH4VDDCOREH5VSSH6VDDCOREH7VSSH8VDDCOREH9VSSH10VDDCOREH11VSSH12VDDCOREH13VSSH14VDDQ_DDRH15VSSH17DDR_A5H18DDR_A0H19DDR_ODTJ1NRSTJ2NRST_COREJ3VSSJ4VSS_PLLJ5VDD_PLLJ6VSSJ7VDDCOREJ8VSSJ9VDDCOREJ10VSSJ11VDDCOREJ12VSSJ13VDDCOREJ14VSSJ15VDDQ_DDRJ16DDR_BA2J17DDR_WENJ18DDR_CSNJ19DDR_DTO1K1BOOT0K2VSSK3PC13K4BOOT1K5VSSK6VDDK7VSSK8VDDCOREK9VSSW19VSSW18DDR_DQ12W17DDR_DQ15W16DDR_VREFW15VDD3V3_ USBFW14USB_DM1W13USB_DP2W12VDD3V3_ USBHW11VDDA1V1_ REGW10PG7W9PF9W8PF7W7PE9W6PB8W5PB10W4PC4W3PB0W2PA2W1VSSV19DDR_DQ11V18DDR_DQ14V17PA11V16USB_RREFV15VSS_USBHSV14USB_DP1V13USB_DM2V12VSS_USBHSV11VDDA1V8_ REGV10PE10V9PF6V8PD11V7PG10V6PG11V5PB12V4PC5V3PB1V2PC1V1PB11U19DDR_DQS1PU18DDR_DQM1U17VSSU16PA12U15OTG_VBUSU14VSS_USBHSU13VSS_USBHSU12PD13U11PD12U10PF8U9PF10U8VSSU7PG8U6VSSU5PF11U4PA1U3VSSU2PG13U1PG14T19DDR_DQS1NT18DDR_DQ13T17DDR_DQ9T16PA10T15BYPASS_ REG1T14PG9T13PB2T12PB6T11PE8T10PE7T9PB13T8PB5T7PC0T6PA7T5PA6T4VSST3PC3T2PC2T1PE2R18DDR_DQ10R17DDR_A8R16VSSR15VDDQ_DDRR14VSSR13VDDCORER12VSSR11VDDR10VSSR9VDDR8VSSR7VDDR6VSSR5VSSAR4PA4R3PA0R2VSSR1PA14P19DDR_CKEP18DDR_DQ8P17DDR_A4P15VSSP14VDDQ_DDRP13VSSP12VDDCOREP11VSSP10VDDP9VSSP8VDDP7VSSP6VDDP5VSSAP4PA5P3PA3P2PA13P1PWR_LPN19DDR_ATON18DDR_A14N17DDR_BA1N16DDR_A6N15VDDQ_DDRN14VSSN13VDDCOREN12VSSN11VDDCOREN10VSSN9VDDN8VSSN7VDDN6VSSN5VDDN4VSSAN3VREF+N2PDR_ONN1PDR_ON_ COREM19DDR_A10M18DDR_A11M17DDR_A1M15VSSM14VDDQ_DDRM13VSSM12VDDCOREM11VSSM10VDDCOREM9VSSM8VDDM7VSSM6VDDM5VSSM4VDDAM3VREF -M2PH1 - OSC_OUM1PH0 OSC IN -L19DDR_CLKPL18DDR_RASNL17DDR_A12L16DDR_A15L15VDDQ_DDRL14VSSL13VDDCOREL12VSSL11VDDCOREL10VSSL9VDDCOREL8VSSL7VDDL6VSSL5VDDL4VSS_ANAL3VDD_ANAL2BOOT2L1PWR_ONK19DDR_CLKNK18DDR_DTO0K17DDR_CASNK15VSSK14VDDQ_DDRK13VSSK12VDDCOREK11VSSK10VDDCOREGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.8231.1226.1221.0215.9210.8205.7200.7195.6190.5185.4180.3175.3170.2165.1160.0154.9149.9144.8139.7134.6129.5124.5119.4114.3109.2104.199.194.088.983.878.773.768.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6-73.7-78.7-83.8-88.9-94.0-99.1-104.1-109.2-114.3-119.4-124.5-129.5-134.6-139.7-144.8-149.9-154.9-160.0-165.1-170.2-175.3-180.3-185.4-190.5-195.6-200.7-205.7-210.8-215.9-221.0-226.1-231.1mm
2. 2Dフットプリント
A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19B1B2B3B4B5B6B7B8B9B10B11B12B13B14B15B16B17B18B19C1C2C3C4C5C6C7C8C9C10C11C12C13C14C15C16C17C18C19D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15D16D17D18D19E1E2E3E4E5E6E7E8E9E10E11E12E13E14E15E16E17E18F1F2F3F4F5F6F7F8F9F10F11F12F13F14F15F17F18F19G1G2G3G4G5G6G7G8G9G10G11G12G13G14G15G16G17G18G19H1H2H3H4H5H6H7H8H9H10H11H12H13H14H15H17H18H19J1J2J3J4J5J6J7J8J9J10J11J12J13J14J15J16J17J18J19K1K2K3K4K5K6K7K8K9K10K11K12K13K14K15K17K18K19L1L2L3L4L5L6L7L8L9L10L11L12L13L14L15L16L17L18L19M1M2M3M4M5M6M7M8M9M10M11M12M13M14M15M17M18M19N1N2N3N4N5N6N7N8N9N10N11N12N13N14N15N16N17N18N19P1P2P3P4P5P6P7P8P9P10P11P12P13P14P15P17P18P19R1R2R3R4R5R6R7R8R9R10R11R12R13R14R15R16R17R18T1T2T3T4T5T6T7T8T9T10T11T12T13T14T15T16T17T18T19U1U2U3U4U5U6U7U8U9U10U11U12U13U14U15U16U17U18U19V1V2V3V4V5V6V7V8V9V10V11V12V13V14V15V16V17V18V19W1W2W3W4W5W6W7W8W9W10W11W12W13W14W15W16W17W18W19E=16.00mm · Pitch e=0.80mmD=16.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3Dモデル
パッケージ外形: 16.00mm × 16.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (354/354)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1VSSGNDグラウンド基準端子 (VSS)
A2PG15I/OマルチプレクスI/O・ペリフェラル端子 PG15 (UART, SPI, I2C)
A3PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (UART, I2C)
A4PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (UART, I2C)
A5PE3I/OマルチプレクスI/O・ペリフェラル端子 PE3 (General)
A6PG6I/OマルチプレクスI/O・ペリフェラル端子 PG6 (General)
A7PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (UART, SPI)
A8PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (UART, SPI, RTC/CLK)
A9PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (UART)
A10PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (PWM)
A11PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (UART, SPI)
A12VDD_DSIPower電源供給入力 (VDD_DSI — 3.3V VDD (Max 4.0V))
A13DSI_D0NI/OマルチプレクスI/O・ペリフェラル端子 DSI_D0N (General)
A14DSI_CKNI/OマルチプレクスI/O・ペリフェラル端子 DSI_CKN (General)
A15DSI_D1NI/OマルチプレクスI/O・ペリフェラル端子 DSI_D1N (General)
A16VDD1V2_DSI_ PHYPower電源供給入力 (VDD1V2_DSI_ PHY — 3.3V VDD (Max 4.0V))
A17DDR_DQ0I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ0 (General)
A18DDR_DQ1I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ1 (General)
A19VSSGNDグラウンド基準端子 (VSS)
B1PE1I/OマルチプレクスI/O・ペリフェラル端子 PE1 (General)
B2VSSGNDグラウンド基準端子 (VSS)
B3PE6I/OマルチプレクスI/O・ペリフェラル端子 PE6 (SPI)
B4PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (UART, I2C)
B5PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (UART, I2C)
B6VSSGNDグラウンド基準端子 (VSS)
B7PE5I/OマルチプレクスI/O・ペリフェラル端子 PE5 (SPI)
B8PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, SPI, I2C, RTC/CLK)
B9PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (SPI, PWM)
B10PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (UART)
B11PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (SPI)
B12VDDA1V8_DSIPower電源供給入力 (VDDA1V8_DSI — 3.3V VDD (Max 4.0V))
B13DSI_D0PI/OマルチプレクスI/O・ペリフェラル端子 DSI_D0P (General)
B14DSI_CKPI/OマルチプレクスI/O・ペリフェラル端子 DSI_CKP (General)
B15DSI_D1PI/OマルチプレクスI/O・ペリフェラル端子 DSI_D1P (General)
B16VDD1V2_DSI_ REGPower電源供給入力 (VDD1V2_DSI_ REG — 3.3V VDD (Max 4.0V))
B17DDR_DQ3I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ3 (General)
B18DDR_DQ7I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ7 (General)
B19DDR_DQS0NI/OマルチプレクスI/O・ペリフェラル端子 DDR_DQS0N (General)
C1PE11I/OマルチプレクスI/O・ペリフェラル端子 PE11 (SPI, PWM)
C2PE13I/OマルチプレクスI/O・ペリフェラル端子 PE13 (General)
C3VSSGNDグラウンド基準端子 (VSS)
C4PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (SPI)
C5PD10I/OマルチプレクスI/O・ペリフェラル端子 PD10 (SPI, RTC/CLK)
C6PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (UART, SPI)
C7PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (UART, SPI)
C8PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, SPI, PWM)
C9PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI, PWM)
C10PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (UART, SPI, RTC/CLK)
C11PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (UART, PWM)
C12VSS_DSIGNDグラウンド基準端子 (VSS_DSI)
C13VSS_DSIGNDグラウンド基準端子 (VSS_DSI)
C14VSS_DSIGNDグラウンド基準端子 (VSS_DSI)
C15VSS_DSIGNDグラウンド基準端子 (VSS_DSI)
C16VSS_DSIGNDグラウンド基準端子 (VSS_DSI)
C17VSSGNDグラウンド基準端子 (VSS)
C18DDR_DQM0I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQM0 (General)
C19DDR_DQS0PI/OマルチプレクスI/O・ペリフェラル端子 DDR_DQS0P (General)
D1VSSGNDグラウンド基準端子 (VSS)
D2PE12I/OマルチプレクスI/O・ペリフェラル端子 PE12 (SPI, PWM)
D3PE14I/OマルチプレクスI/O・ペリフェラル端子 PE14 (UART, PWM)
D4VSSGNDグラウンド基準端子 (VSS)
D5VSSGNDグラウンド基準端子 (VSS)
D6PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (UART)
D7PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (UART)
D8VSSGNDグラウンド基準端子 (VSS)
D9PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (SPI)
D10PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (UART)
D11PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (UART, SPI)
D12NJTRSTI/OマルチプレクスI/O・ペリフェラル端子 NJTRST (SWD/JTAG)
D13JTDII/OマルチプレクスI/O・ペリフェラル端子 JTDI (SWD/JTAG)
D14JTDO - TRACESWOI/OマルチプレクスI/O・ペリフェラル端子 JTDO - TRACESWO (SWD/JTAG)
D15JTMS SWDIO -I/OマルチプレクスI/O・ペリフェラル端子 JTMS SWDIO - (SWD/JTAG)
D16JTCKSWCLK -I/OマルチプレクスI/O・ペリフェラル端子 JTCKSWCLK - (SWD/JTAG)
D17DDR_DQ5I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ5 (General)
D18DDR_DQ2I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ2 (General)
D19DDR_DQ6I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ6 (General)
E1PE15I/OマルチプレクスI/O・ペリフェラル端子 PE15 (UART, SPI)
E2VSSGNDグラウンド基準端子 (VSS)
E3PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (SPI)
E4VSSGNDグラウンド基準端子 (VSS)
E5VSSGNDグラウンド基準端子 (VSS)
E6VSSGNDグラウンド基準端子 (VSS)
E7VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
E8VSSGNDグラウンド基準端子 (VSS)
E9VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
E10VSSGNDグラウンド基準端子 (VSS)
E11VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
E12VSSGNDグラウンド基準端子 (VSS)
E13VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
E14VSSGNDグラウンド基準端子 (VSS)
E15VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
E16VSSGNDグラウンド基準端子 (VSS)
E17DDR_A7I/OマルチプレクスI/O・ペリフェラル端子 DDR_A7 (General)
E18DDR_DQ4I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ4 (General)
F1PG12I/OマルチプレクスI/O・ペリフェラル端子 PG12 (UART, SPI)
F2PD8I/OマルチプレクスI/O・ペリフェラル端子 PD8 (UART)
F3PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (UART)
F4VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
F5VSSGNDグラウンド基準端子 (VSS)
F6VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
F7VSSGNDグラウンド基準端子 (VSS)
F8VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
F9VSSGNDグラウンド基準端子 (VSS)
F10VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
F11VSSGNDグラウンド基準端子 (VSS)
F12VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
F13VSS_PLL2GNDグラウンド基準端子 (VSS_PLL2)
F14VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
F15VSSGNDグラウンド基準端子 (VSS)
F17DDR_A13I/OマルチプレクスI/O・ペリフェラル端子 DDR_A13 (General)
F18DDR_ZQI/OマルチプレクスI/O・ペリフェラル端子 DDR_ZQ (General)
F19DDR_A3I/OマルチプレクスI/O・ペリフェラル端子 DDR_A3 (General)
G1PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (UART)
G2VSSGNDグラウンド基準端子 (VSS)
G3PD9I/OマルチプレクスI/O・ペリフェラル端子 PD9 (UART)
G4VSSGNDグラウンド基準端子 (VSS)
G5VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
G6VSSGNDグラウンド基準端子 (VSS)
G7VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
G8VSSGNDグラウンド基準端子 (VSS)
G9VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
G10VSSGNDグラウンド基準端子 (VSS)
G11VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
G12VSSGNDグラウンド基準端子 (VSS)
G13VDD_PLL2Power電源供給入力 (VDD_PLL2 — 3.3V VDD (Max 4.0V))
G14VSSGNDグラウンド基準端子 (VSS)
G15VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
G16DDR_ RESETNIシステムイネーブル・ハードウェアリセット (DDR_ RESETN)
G17DDR_A9I/OマルチプレクスI/O・ペリフェラル端子 DDR_A9 (General)
G18DDR_A2I/OマルチプレクスI/O・ペリフェラル端子 DDR_A2 (General)
G19DDR_BA0I/OマルチプレクスI/O・ペリフェラル端子 DDR_BA0 (General)
H1PC14 - OSC32_INI/OマルチプレクスI/O・ペリフェラル端子 PC14 - OSC32_IN (RTC/CLK)
H2PC15 - OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15 - OSC32_OUT (RTC/CLK)
H3VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
H4VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
H5VSSGNDグラウンド基準端子 (VSS)
H6VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
H7VSSGNDグラウンド基準端子 (VSS)
H8VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
H9VSSGNDグラウンド基準端子 (VSS)
H10VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
H11VSSGNDグラウンド基準端子 (VSS)
H12VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
H13VSSGNDグラウンド基準端子 (VSS)
H14VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
H15VSSGNDグラウンド基準端子 (VSS)
H17DDR_A5I/OマルチプレクスI/O・ペリフェラル端子 DDR_A5 (General)
H18DDR_A0I/OマルチプレクスI/O・ペリフェラル端子 DDR_A0 (General)
H19DDR_ODTI/OマルチプレクスI/O・ペリフェラル端子 DDR_ODT (General)
J1NRSTIシステムイネーブル・ハードウェアリセット (NRST)
J2NRST_COREI/OマルチプレクスI/O・ペリフェラル端子 NRST_CORE (General)
J3VSSGNDグラウンド基準端子 (VSS)
J4VSS_PLLGNDグラウンド基準端子 (VSS_PLL)
J5VDD_PLLPower電源供給入力 (VDD_PLL — 3.3V VDD (Max 4.0V))
J6VSSGNDグラウンド基準端子 (VSS)
J7VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
J8VSSGNDグラウンド基準端子 (VSS)
J9VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
J10VSSGNDグラウンド基準端子 (VSS)
J11VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
J12VSSGNDグラウンド基準端子 (VSS)
J13VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
J14VSSGNDグラウンド基準端子 (VSS)
J15VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
J16DDR_BA2I/OマルチプレクスI/O・ペリフェラル端子 DDR_BA2 (General)
J17DDR_WENI/OマルチプレクスI/O・ペリフェラル端子 DDR_WEN (General)
J18DDR_CSNI/OマルチプレクスI/O・ペリフェラル端子 DDR_CSN (SPI)
J19DDR_DTO1I/OマルチプレクスI/O・ペリフェラル端子 DDR_DTO1 (General)
K1BOOT0I入力専用端子 BOOT0 (General)
K2VSSGNDグラウンド基準端子 (VSS)
K3PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (RTC/CLK)
K4BOOT1I/OマルチプレクスI/O・ペリフェラル端子 BOOT1 (General)
K5VSSGNDグラウンド基準端子 (VSS)
K6VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
K7VSSGNDグラウンド基準端子 (VSS)
K8VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
K9VSSGNDグラウンド基準端子 (VSS)
K10VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
K11VSSGNDグラウンド基準端子 (VSS)
K12VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
K13VSSGNDグラウンド基準端子 (VSS)
K14VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
K15VSSGNDグラウンド基準端子 (VSS)
K17DDR_CASNI/OマルチプレクスI/O・ペリフェラル端子 DDR_CASN (General)
K18DDR_DTO0I/OマルチプレクスI/O・ペリフェラル端子 DDR_DTO0 (General)
K19DDR_CLKNI/OマルチプレクスI/O・ペリフェラル端子 DDR_CLKN (General)
L1PWR_ONI/OマルチプレクスI/O・ペリフェラル端子 PWR_ON (General)
L2BOOT2I/OマルチプレクスI/O・ペリフェラル端子 BOOT2 (General)
L3VDD_ANAPower電源供給入力 (VDD_ANA — 3.3V VDD (Max 4.0V))
L4VSS_ANAGNDグラウンド基準端子 (VSS_ANA)
L5VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
L6VSSGNDグラウンド基準端子 (VSS)
L7VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
L8VSSGNDグラウンド基準端子 (VSS)
L9VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
L10VSSGNDグラウンド基準端子 (VSS)
L11VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
L12VSSGNDグラウンド基準端子 (VSS)
L13VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
L14VSSGNDグラウンド基準端子 (VSS)
L15VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
L16DDR_A15I/OマルチプレクスI/O・ペリフェラル端子 DDR_A15 (General)
L17DDR_A12I/OマルチプレクスI/O・ペリフェラル端子 DDR_A12 (General)
L18DDR_RASNI/OマルチプレクスI/O・ペリフェラル端子 DDR_RASN (General)
L19DDR_CLKPI/OマルチプレクスI/O・ペリフェラル端子 DDR_CLKP (General)
M1PH0 OSC IN -_I/OマルチプレクスI/O・ペリフェラル端子 PH0 OSC IN -_ (RTC/CLK)
M2PH1 - OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 PH1 - OSC_OUT (RTC/CLK)
M3VREF -AnalogマルチプレクスI/O・ペリフェラル端子 VREF - (General)
M4VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
M5VSSGNDグラウンド基準端子 (VSS)
M6VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
M7VSSGNDグラウンド基準端子 (VSS)
M8VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
M9VSSGNDグラウンド基準端子 (VSS)
M10VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
M11VSSGNDグラウンド基準端子 (VSS)
M12VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
M13VSSGNDグラウンド基準端子 (VSS)
M14VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
M15VSSGNDグラウンド基準端子 (VSS)
M17DDR_A1I/OマルチプレクスI/O・ペリフェラル端子 DDR_A1 (General)
M18DDR_A11I/OマルチプレクスI/O・ペリフェラル端子 DDR_A11 (General)
M19DDR_A10I/OマルチプレクスI/O・ペリフェラル端子 DDR_A10 (General)
N1PDR_ON_ COREI/OマルチプレクスI/O・ペリフェラル端子 PDR_ON_ CORE (General)
N2PDR_ONI/OマルチプレクスI/O・ペリフェラル端子 PDR_ON (General)
N3VREF+AnalogマルチプレクスI/O・ペリフェラル端子 VREF+ (General)
N4VSSAGNDグラウンド基準端子 (VSSA)
N5VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
N6VSSGNDグラウンド基準端子 (VSS)
N7VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
N8VSSGNDグラウンド基準端子 (VSS)
N9VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
N10VSSGNDグラウンド基準端子 (VSS)
N11VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
N12VSSGNDグラウンド基準端子 (VSS)
N13VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
N14VSSGNDグラウンド基準端子 (VSS)
N15VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
N16DDR_A6I/OマルチプレクスI/O・ペリフェラル端子 DDR_A6 (General)
N17DDR_BA1I/OマルチプレクスI/O・ペリフェラル端子 DDR_BA1 (General)
N18DDR_A14I/OマルチプレクスI/O・ペリフェラル端子 DDR_A14 (General)
N19DDR_ATOI/OマルチプレクスI/O・ペリフェラル端子 DDR_ATO (General)
P1PWR_LPI/OマルチプレクスI/O・ペリフェラル端子 PWR_LP (General)
P2PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (UART, RTC/CLK)
P3PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (UART, ADC, PWM)
P4PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC, DAC, PWM)
P5VSSAGNDグラウンド基準端子 (VSSA)
P6VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
P7VSSGNDグラウンド基準端子 (VSS)
P8VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
P9VSSGNDグラウンド基準端子 (VSS)
P10VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
P11VSSGNDグラウンド基準端子 (VSS)
P12VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
P13VSSGNDグラウンド基準端子 (VSS)
P14VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
P15VSSGNDグラウンド基準端子 (VSS)
P17DDR_A4I/OマルチプレクスI/O・ペリフェラル端子 DDR_A4 (General)
P18DDR_DQ8I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ8 (General)
P19DDR_CKEI/OマルチプレクスI/O・ペリフェラル端子 DDR_CKE (General)
R1PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (RTC/CLK)
R2VSSGNDグラウンド基準端子 (VSS)
R3PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (UART, SPI, ADC, PWM)
R4PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC, DAC)
R5VSSAGNDグラウンド基準端子 (VSSA)
R6VSSGNDグラウンド基準端子 (VSS)
R7VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
R8VSSGNDグラウンド基準端子 (VSS)
R9VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
R10VSSGNDグラウンド基準端子 (VSS)
R11VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
R12VSSGNDグラウンド基準端子 (VSS)
R13VDDCOREPower電源供給入力 (VDDCORE — 3.3V VDD (Max 4.0V))
R14VSSGNDグラウンド基準端子 (VSS)
R15VDDQ_DDRPower電源供給入力 (VDDQ_DDR — 3.3V VDD (Max 4.0V))
R16VSSGNDグラウンド基準端子 (VSS)
R17DDR_A8I/OマルチプレクスI/O・ペリフェラル端子 DDR_A8 (General)
R18DDR_DQ10I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ10 (General)
T1PE2I/OマルチプレクスI/O・ペリフェラル端子 PE2 (UART, I2C)
T2PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (UART, SPI, ADC)
T3PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (SPI, ADC)
T4VSSGNDグラウンド基準端子 (VSS)
T5PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (SPI, ADC)
T6PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (SPI, I2C, ADC, PWM)
T7PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (ADC)
T8PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI, I2C, PWM)
T9PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, PWM)
T10PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
T11PE8I/OマルチプレクスI/O・ペリフェラル端子 PE8 (UART, PWM)
T12PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (UART, I2C)
T13PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (UART, SPI, I2C, RTC/CLK)
T14PG9I/OマルチプレクスI/O・ペリフェラル端子 PG9 (UART)
T15BYPASS_ REG1V8I/OマルチプレクスI/O・ペリフェラル端子 BYPASS_ REG1V8 (General)
T16PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (UART, SPI)
T17DDR_DQ9I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ9 (General)
T18DDR_DQ13I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ13 (General)
T19DDR_DQS1NI/OマルチプレクスI/O・ペリフェラル端子 DDR_DQS1N (General)
U1PG14I/OマルチプレクスI/O・ペリフェラル端子 PG14 (UART, SPI)
U2PG13I/OマルチプレクスI/O・ペリフェラル端子 PG13 (UART, SPI)
U3VSSGNDグラウンド基準端子 (VSS)
U4PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC, PWM)
U5PF11I/OマルチプレクスI/O・ペリフェラル端子 PF11 (SPI, ADC)
U6VSSGNDグラウンド基準端子 (VSS)
U7PG8I/OマルチプレクスI/O・ペリフェラル端子 PG8 (UART, SPI)
U8VSSGNDグラウンド基準端子 (VSS)
U9PF10I/OマルチプレクスI/O・ペリフェラル端子 PF10 (General)
U10PF8I/OマルチプレクスI/O・ペリフェラル端子 PF8 (UART, SPI)
U11PD12I/OマルチプレクスI/O・ペリフェラル端子 PD12 (UART, I2C)
U12PD13I/OマルチプレクスI/O・ペリフェラル端子 PD13 (SPI, I2C)
U13VSS_USBHSGNDグラウンド基準端子 (VSS_USBHS)
U14VSS_USBHSGNDグラウンド基準端子 (VSS_USBHS)
U15OTG_VBUSPower電源供給入力 (OTG_VBUS — 3.3V VDD (5V-Tolerant FT))
U16PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (UART, I2C)
U17VSSGNDグラウンド基準端子 (VSS)
U18DDR_DQM1I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQM1 (General)
U19DDR_DQS1PI/OマルチプレクスI/O・ペリフェラル端子 DDR_DQS1P (General)
V1PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (UART, I2C, PWM)
V2PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (SPI, ADC)
V3PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (UART, ADC, PWM)
V4PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (UART, ADC)
V5PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (UART, SPI, I2C)
V6PG11I/OマルチプレクスI/O・ペリフェラル端子 PG11 (UART)
V7PG10I/OマルチプレクスI/O・ペリフェラル端子 PG10 (UART)
V8PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (UART, SPI, I2C)
V9PF6I/OマルチプレクスI/O・ペリフェラル端子 PF6 (SPI)
V10PE10I/OマルチプレクスI/O・ペリフェラル端子 PE10 (UART, PWM)
V11VDDA1V8_ REGPower電源供給入力 (VDDA1V8_ REG — 3.3V VDD (Max 4.0V))
V12VSS_USBHSGNDグラウンド基準端子 (VSS_USBHS)
V13USB_DM2I/OマルチプレクスI/O・ペリフェラル端子 USB_DM2 (USB)
V14USB_DP1I/OマルチプレクスI/O・ペリフェラル端子 USB_DP1 (USB)
V15VSS_USBHSGNDグラウンド基準端子 (VSS_USBHS)
V16USB_RREFI/OマルチプレクスI/O・ペリフェラル端子 USB_RREF (USB)
V17PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (UART, SPI, I2C, PWM)
V18DDR_DQ14I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ14 (General)
V19DDR_DQ11I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ11 (General)
W1VSSGNDグラウンド基準端子 (VSS)
W2PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART, ADC, PWM)
W3PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (UART, ADC, PWM)
W4PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (UART, ADC)
W5PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (SPI, I2C, PWM)
W6PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (UART)
W7PE9I/OマルチプレクスI/O・ペリフェラル端子 PE9 (UART, PWM)
W8PF7I/OマルチプレクスI/O・ペリフェラル端子 PF7 (General)
W9PF9I/OマルチプレクスI/O・ペリフェラル端子 PF9 (UART, SPI)
W10PG7I/OマルチプレクスI/O・ペリフェラル端子 PG7 (UART)
W11VDDA1V1_ REGPower電源供給入力 (VDDA1V1_ REG — 3.3V VDD (Max 4.0V))
W12VDD3V3_ USBHSPower電源供給入力 (VDD3V3_ USBHS — 3.3V VDD (Max 4.0V))
W13USB_DP2I/OマルチプレクスI/O・ペリフェラル端子 USB_DP2 (USB)
W14USB_DM1I/OマルチプレクスI/O・ペリフェラル端子 USB_DM1 (USB)
W15VDD3V3_ USBFSPower電源供給入力 (VDD3V3_ USBFS — 3.3V VDD (Max 4.0V))
W16DDR_VREFAnalogマルチプレクスI/O・ペリフェラル端子 DDR_VREF (General)
W17DDR_DQ15I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ15 (General)
W18DDR_DQ12I/OマルチプレクスI/O・ペリフェラル端子 DDR_DQ12 (General)
W19VSSGNDグラウンド基準端子 (VSS)
PIN A1 VSS
GND
グラウンド基準端子 (VSS)
設計上の注意点: 0V electrical ground return terminal (VSS) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 12 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32MP157AAB3T (ST · LFBGA-354)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32MP157AAB3T (LFBGA-354) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32MP157AAB3T (LFBGA-354) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (354ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32MP157AAB3T (LFBGA-354) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32MP157AAB3T (LFBGA-354) - 4. パッケージ外形寸法図 (D×E×A)
LFBGA-354 · 16.00×16.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32MP157AAB3T (LFBGA-354) - 5. 推奨PCBフットプリント
IPC-7351B パッド (354 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32MP157AAB3T (LFBGA-354) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (12 点 · 1/1 ページ)
STM32MP157 シリーズの切り抜きなし原本図面 12 点中 1–12 点目を表示
P244 · p244_fig01パッケージ完全一致
STM32MP157AAB3T (LFBGA-354) — Figure 69. LFBGA354 - Outline
Figure 69. LFBGA354 - Outline
P245 · p245_fig01パッケージ完全一致
STM32MP157AAB3T (LFBGA-354) — Figure 70. LFBGA354 - Recommended footprint
Figure 70. LFBGA354 - Recommended footprint
P246 · p246_fig01パッケージ完全一致
STM32MP157AAB3T (LFBGA-354) — Figure 71. LFBGA354 marking (package top view)
Figure 71. LFBGA354 marking (package top view)
P1 · p01_fig01881×439px
STM32MP157AAB3T (LFBGA-354) — • 32-bit dual-core Arm® Cortex®-A7 - L1 32-Kbyte I / 32-Kbyte D for each core - 256-Kbyte unified level 2 cache - Arm® NEON™ and Arm® TrustZone®
• 32-bit dual-core Arm® Cortex®-A7 - L1 32-Kbyte I / 32-Kbyte D for each core - 256-Kbyte unified level 2 cache - Arm® NEON™ and Arm® TrustZone®
P59 · p59_fig011751×1813px
STM32MP157AAB3T (LFBGA-354) — Figure 5. STM32MP157A/DADxx TFBGA257 pinout
Figure 5. STM32MP157A/DADxx TFBGA257 pinout
P59 · p59_fig01P59
STM32MP157AAB3T (LFBGA-354) — Datasheet Page 59 (p59_fig01)
Datasheet Page 59 (p59_fig01)
P61 · p61_fig011751×1814px
STM32MP157AAB3T (LFBGA-354) — Figure 7. STM32MP157A/DACxx TFBGA361 pinout
Figure 7. STM32MP157A/DACxx TFBGA361 pinout
P123 · p123_fig011751×2074px
STM32MP157AAB3T (LFBGA-354) — Figure 11. Power supply scheme
Figure 11. Power supply scheme
P123 · p123_fig01P123
STM32MP157AAB3T (LFBGA-354) — Datasheet Page 123 (p123_fig01)
Datasheet Page 123 (p123_fig01)
P152 · p152_fig011546×498px
STM32MP157AAB3T (LFBGA-354) — Figure 19. Typical application with a 24 MHz crystal fHSE CL1
Figure 19. Typical application with a 24 MHz crystal fHSE CL1
P153 · p153_fig011546×497px
STM32MP157AAB3T (LFBGA-354) — Figure 20. Typical application with a 32.768 kHz crystal fHSE CL1
Figure 20. Typical application with a 32.768 kHz crystal fHSE CL1
P242 · p242_fig011553×1187px
STM32MP157AAB3T (LFBGA-354) — Figure 67. TFBGA257 - Recommended footprint
Figure 67. TFBGA257 - Recommended footprint

電気仕様 & 部品詳細スペック (STM32MP157AAB3T)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32MP157AAB3T (LFBGA-354) は 354 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 16.00 × 16.00 × 1.20 mm（ピンピッチ e = 0.80 mm）です。動作電源電圧 1.71 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.71 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
800 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 114 本対応
パッケージ外形寸法 (D × E × A)D × E × A
16.00 × 16.00 × 1.20 mm (A1=0.30 mm)
パッケージ系列: BGA (LFBGA-354)
ピン数・リードピッチN / e
354 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0, BOOT1)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル354 ピン自動バス分類
OK
IPC-7351B フットプリント354 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LFBGA-354)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
16.00 × 16.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.80mm
パッド寸法 (W × L)Level B
0.32 × 0.32 mm
ピン数 / 総パッド数Topology
354P / 354Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LFBGA-354
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32MP157AAB3T (LFBGA-354)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32MP157AAB3T (LFBGA-354) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32MP157AAB3T (LFBGA-354 パッケージ) は全 354 ピン構成で、ピンピッチは 0.80 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：A1 (VSS: グラウンド基準端子 (VSS)), A2 (PG15: マルチプレクスI/O・ペリフェラル端子 PG15 (UART, SPI, I2C)), A3 (PD0: マルチプレクスI/O・ペリフェラル端子 PD0 (UART, I2C)), A4 (PD1: マルチプレクスI/O・ペリフェラル端子 PD1 (UART, I2C)), A5 (PE3: マルチプレクスI/O・ペリフェラル端子 PE3 (General)), A6 (PG6: マルチプレクスI/O・ペリフェラル端子 PG6 (General))。

STM32MP157AAB3T の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32MP157AAB3T (LFBGA-354) の本体外形は 16.00 × 16.00 mm、ピッチ e = 0.80 mm、合計 354 パッドで構成されています。

STM32MP157AAB3T の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32MP157AAB3T (ST, LFBGA-354) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (354 ピン) & STM32MP157 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
A2PG15Digital_IO信号端子 PG15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SDA。対応バス/インターフェース: UART, SPI, I2C。
A3PD0Digital_IO信号端子 PD0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD0。対応バス/インターフェース: UART, I2C。
A4PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD1。対応バス/インターフェース: UART, I2C。
A5PE3Digital_IO信号端子 PE3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
A6PG6Digital_IO信号端子 PG6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PG6。対応バス/インターフェース: General。
A7PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK, SPI3_SCK。対応バス/インターフェース: UART, SPI。
A8PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MOSI。対応バス/インターフェース: UART, SPI, RTC/CLK。
A9PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC7。対応バス/インターフェース: UART。
A10PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC9。対応バス/インターフェース: PWM。
A11PC11Digital_IO信号端子 PC11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_MISO。対応バス/インターフェース: UART, SPI。
A12VDD_DSIPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_DSI、最大定格: 4.0V) です。
A13DSI_D0NDigital_IO信号端子 DSI_D0N（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DSI_D0N。対応バス/インターフェース: General。
A14DSI_CKNDigital_IO信号端子 DSI_CKN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DSI_CKN。対応バス/インターフェース: General。
A15DSI_D1NDigital_IO信号端子 DSI_D1N（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DSI_D1N。対応バス/インターフェース: General。
A16VDD1V2_DSI_ PHYPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD1V2_DSI_ PHY、最大定格: 4.0V) です。
A17DDR_DQ0Digital_IO信号端子 DDR_DQ0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DDR_DQ0。対応バス/インターフェース: General。
A18DDR_DQ1Digital_IO信号端子 DDR_DQ1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DDR_DQ1。対応バス/インターフェース: General。
A19VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
B1PE1Digital_IO信号端子 PE1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE1。対応バス/インターフェース: General。
B2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
B3PE6Digital_IO信号端子 PE6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_MOSI_SAI1SDA。対応バス/インターフェース: SPI。
B4PD7Digital_IO信号端子 PD7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD7。対応バス/インターフェース: UART, I2C。
B5PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB7。対応バス/インターフェース: UART, I2C。
B6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
B7PE5Digital_IO信号端子 PE5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_MISO_SAI1SCKA。対応バス/インターフェース: SPI。
B8PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SCL, SPI3_MOSI。対応バス/インターフェース: UART, SPI, I2C, RTC/CLK。
B9PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO, SPI3_MISO, SPI2_NSS, SPI6_MISOSDMMC2D3。対応バス/インターフェース: SPI, PWM。
B10PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD2。対応バス/インターフェース: UART。
B11PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_NSS_SAI1FSA。対応バス/インターフェース: SPI。
B12VDDA1V8_DSIPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA1V8_DSI、最大定格: 4.0V) です。
B13DSI_D0PDigital_IO信号端子 DSI_D0P（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DSI_D0P。対応バス/インターフェース: General。
B14DSI_CKPDigital_IO信号端子 DSI_CKP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DSI_CKP。対応バス/インターフェース: General。
B15DSI_D1PDigital_IO信号端子 DSI_D1P（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DSI_D1P。対応バス/インターフェース: General。
B16VDD1V2_DSI_ REGPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD1V2_DSI_ REG、最大定格: 4.0V) です。
B17DDR_DQ3Digital_IO信号端子 DDR_DQ3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DDR_DQ3。対応バス/インターフェース: General。
B18DDR_DQ7Digital_IO信号端子 DDR_DQ7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DDR_DQ7。対応バス/インターフェース: General。
B19DDR_DQS0NDigital_IO信号端子 DDR_DQS0N（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DDR_DQS0N。対応バス/インターフェース: General。
C1PE11Digital_IO信号端子 PE11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_NSSUSART6CK。対応バス/インターフェース: SPI, PWM。
C2PE13Digital_IO信号端子 PE13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE13。対応バス/インターフェース: General。
C3VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C4PE0Digital_IO信号端子 PE0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_SCK。対応バス/インターフェース: SPI。
C5PD10Digital_IO信号端子 PD10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_MISO。対応バス/インターフェース: SPI, RTC/CLK。
C6PD3Digital_IO信号端子 PD3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI。
C7PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS, SPI3_NSS。対応バス/インターフェース: UART, SPI。
C8PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI, PWM。
C9PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MISO。対応バス/インターフェース: UART, SPI, PWM。
C10PC12Digital_IO信号端子 PC12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_MOSI。対応バス/インターフェース: UART, SPI, RTC/CLK。
C11PC8Digital_IO信号端子 PC8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC8。対応バス/インターフェース: UART, PWM。
C12VSS_DSIGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_DSI) です。
C13VSS_DSIGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_DSI) です。
C14VSS_DSIGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_DSI) です。
C15VSS_DSIGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_DSI) です。
C16VSS_DSIGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_DSI) です。
C17VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
C18DDR_DQM0Digital_IO信号端子 DDR_DQM0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DDR_DQM0。対応バス/インターフェース: General。
C19DDR_DQS0PDigital_IO信号端子 DDR_DQS0P（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: DDR_DQS0P。対応バス/インターフェース: General。
D1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D2PE12Digital_IO信号端子 PE12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI4_SCKSDMMC1D0DIR。対応バス/インターフェース: SPI, PWM。
D3PE14Digital_IO信号端子 PE14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE14。対応バス/インターフェース: UART, PWM。
D4VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D5VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D6PD4Digital_IO信号端子 PD4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD4。対応バス/インターフェース: UART。
D7PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD5。対応バス/インターフェース: UART。
探索部品パッケージメーカーアップロード