ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F733VEY6TR

STID: C2055955WLCSP-100(4.2x4.7) · 100 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32F733VEY6TR (WLCSP-100(4.2x4.7))A1VDDA2VSSA3PE1A4PE0A5PB8A6PB5A7PG14A8PG13A9PB4(NJTRST)A10PB3(JTDO/TRAB1PA13(JTMS - B2PA12B3VCAP_2B4PB9B5PB7B6PB6B7PG15B8PG12B9PG11B10PG10C1PA11C2PI7C3PI6C4PI5C5VDDC6PDR_ONC7VDDC8PB8C9PE2C10VBATD1PC9D2PC8D3PA8D4PI4D5VSSD6BOOTD7VSSD8PB9D9PE4D10PC13E1PC6E2PD15E3PD13E4PE10E5PD2E6PD7E7PE0E8PE5E9PC14E10PC15K10VSSAK9VDDAK8VSSK7VSSK6VSSK5PE9K4PE14K3VSSK2VDDK1VDDUSBJ10VSSJ9VSSJ8VSSJ7VSSJ6VSSJ5PE7J4PE13J3VCAP_1J2PB12J1PB14H10VSSH9VSSH8VSSH7VSSH6VSSH5PE8H4PE12H3PB11H2PB13H1PB15G10VSSG9VSSG8VSSG7VSSG6VSSG5PB1G4PE11G3PB10G2OTG_HSREXT_G1VDD12OTGHSF10VSSF9VSSF8VSSF7VSSF6VSSF5PB0F4PE15F3PD11F2PD12F1PD14Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.868.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
A1B1C1D1E1F1G1H1J1K1A2B2C2D2E2F2G2H2J2K2A3B3C3D3E3F3G3H3J3K3A4B4C4D4E4F4G4H4J4K4A5B5C5D5E5F5G5H5J5K5A6B6C6D6E6F6G6H6J6K6A7B7C7D7E7F7G7H7J7K7A8B8C8D8E8F8G8H8J8K8A9B9C9D9E9F9G9H9J9K9A10B10C10D10E10F10G10H10J10K10E=4.20mm · Pitch e=0.40mmD=4.70mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.20mm × 4.70mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
A2VSSGNDグラウンド基準端子 (VSS)
A3PE1I/OマルチプレクスI/O・ペリフェラル端子 PE1 (General)
A4PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (UART)
A5PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (I2C, PWM)
A6PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (SPI, PWM)
A7PG14I/OマルチプレクスI/O・ペリフェラル端子 PG14 (UART)
A8PG13I/OマルチプレクスI/O・ペリフェラル端子 PG13 (UART)
A9PB4(NJTRST)I/OマルチプレクスI/O・ペリフェラル端子 PB4(NJTRST) (SPI, SWD/JTAG)
A10PB3(JTDO/TRA CESWO)I/OマルチプレクスI/O・ペリフェラル端子 PB3(JTDO/TRA CESWO) (SPI, SWD/JTAG)
B1PA13(JTMS - SWDIO)I/OマルチプレクスI/O・ペリフェラル端子 PA13(JTMS - SWDIO) (SWD/JTAG)
B2PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
B3VCAP_2I/OマルチプレクスI/O・ペリフェラル端子 VCAP_2 (General)
B4PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (SPI, I2C, PWM, CAN)
B5PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (UART, PWM)
B6PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (UART, PWM)
B7PG15I/OマルチプレクスI/O・ペリフェラル端子 PG15 (UART)
B8PG12I/OマルチプレクスI/O・ペリフェラル端子 PG12 (General)
B9PG11I/OマルチプレクスI/O・ペリフェラル端子 PG11 (General)
B10PG10I/OマルチプレクスI/O・ペリフェラル端子 PG10 (General)
C1PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (PWM, CAN)
C2PI7I/OマルチプレクスI/O・ペリフェラル端子 PI7 (General)
C3PI6I/OマルチプレクスI/O・ペリフェラル端子 PI6 (General)
C4PI5I/OマルチプレクスI/O・ペリフェラル端子 PI5 (General)
C5VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
C6PDR_ONI/OマルチプレクスI/O・ペリフェラル端子 PDR_ON (General)
C7VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
C8PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
C9PE2I/OマルチプレクスI/O・ペリフェラル端子 PE2 (General)
C10VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
D1PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (UART, I2C, RTC/CLK)
D2PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (UART, PWM)
D3PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (I2C, RTC/CLK)
D4PI4I/OマルチプレクスI/O・ペリフェラル端子 PI4 (General)
D5VSSGNDグラウンド基準端子 (VSS)
D6BOOTI/OマルチプレクスI/O・ペリフェラル端子 BOOT (General)
D7VSSGNDグラウンド基準端子 (VSS)
D8PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
D9PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
D10PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (General)
E1PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (PWM)
E2PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (PWM)
E3PD13I/OマルチプレクスI/O・ペリフェラル端子 PD13 (SPI, PWM)
E4PE10I/OマルチプレクスI/O・ペリフェラル端子 PE10 (PWM)
E5PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (UART)
E6PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (UART)
E7PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (General)
E8PE5I/OマルチプレクスI/O・ペリフェラル端子 PE5 (General)
E9PC14I/OマルチプレクスI/O・ペリフェラル端子 PC14 (General)
E10PC15I/OマルチプレクスI/O・ペリフェラル端子 PC15 (General)
F1PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (PWM)
F2PD12I/OマルチプレクスI/O・ペリフェラル端子 PD12 (UART, PWM)
F3PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (UART, I2C)
F4PE15I/OマルチプレクスI/O・ペリフェラル端子 PE15 (General)
F5PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (ADC, PWM)
F6VSSGNDグラウンド基準端子 (VSS)
F7VSSGNDグラウンド基準端子 (VSS)
F8VSSGNDグラウンド基準端子 (VSS)
F9VSSGNDグラウンド基準端子 (VSS)
F10VSSGNDグラウンド基準端子 (VSS)
G1VDD12OTGHSPower電源供給入力 (VDD12OTGHS — 3.3V VDD (Max 4.0V))
G2OTG_HSREXT_I/OマルチプレクスI/O・ペリフェラル端子 OTG_HSREXT_ (USB)
G3PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (UART, SPI, PWM)
G4PE11I/OマルチプレクスI/O・ペリフェラル端子 PE11 (PWM)
G5PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (ADC, PWM)
G6VSSGNDグラウンド基準端子 (VSS)
G7VSSGNDグラウンド基準端子 (VSS)
G8VSSGNDグラウンド基準端子 (VSS)
G9VSSGNDグラウンド基準端子 (VSS)
G10VSSGNDグラウンド基準端子 (VSS)
H1PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
H2PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, PWM)
H3PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (UART, PWM)
H4PE12I/OマルチプレクスI/O・ペリフェラル端子 PE12 (SPI, PWM)
H5PE8I/OマルチプレクスI/O・ペリフェラル端子 PE8 (PWM)
H6VSSGNDグラウンド基準端子 (VSS)
H7VSSGNDグラウンド基準端子 (VSS)
H8VSSGNDグラウンド基準端子 (VSS)
H9VSSGNDグラウンド基準端子 (VSS)
H10VSSGNDグラウンド基準端子 (VSS)
J1PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
J2PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (UART, SPI)
J3VCAP_1I/OマルチプレクスI/O・ペリフェラル端子 VCAP_1 (General)
J4PE13I/OマルチプレクスI/O・ペリフェラル端子 PE13 (PWM)
J5PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
J6VSSGNDグラウンド基準端子 (VSS)
J7VSSGNDグラウンド基準端子 (VSS)
J8VSSGNDグラウンド基準端子 (VSS)
J9VSSGNDグラウンド基準端子 (VSS)
J10VSSGNDグラウンド基準端子 (VSS)
K1VDDUSBPower電源供給入力 (VDDUSB — 3.3V VDD (Max 4.0V))
K2VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
K3VSSGNDグラウンド基準端子 (VSS)
K4PE14I/OマルチプレクスI/O・ペリフェラル端子 PE14 (PWM)
K5PE9I/OマルチプレクスI/O・ペリフェラル端子 PE9 (PWM)
K6VSSGNDグラウンド基準端子 (VSS)
K7VSSGNDグラウンド基準端子 (VSS)
K8VSSGNDグラウンド基準端子 (VSS)
K9VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
K10VSSAGNDグラウンド基準端子 (VSSA)
PIN A1 VDD
Power
電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
設計上の注意点: Primary positive power supply input (VDD) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32F733VEY6TR (ST · WLCSP-100(4.2x4.7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) - 4. パッケージ外形寸法図 (D×E×A)
WLCSP-100(4.2x4.7) · 4.20×4.70mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
STM32F733 / STM32F732 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P52 · p52_fig01パッケージ完全一致
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Figure 16. STM32F733xx WLCSP100 ballout (with OTG PHY HS)
Figure 16. STM32F733xx WLCSP100 ballout (with OTG PHY HS)
P204 · p204_fig01パッケージ完全一致
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Figure 81. LQFP100 outline
Figure 81. LQFP100 outline
P221 · p221_fig01パッケージ完全一致
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Figure 97. WLCSP100 recommended footprint
Figure 97. WLCSP100 recommended footprint
P1 · p01_fig01881×620px
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — • 3×12-bit, 2.4 MSPS ADC: up to 24 channels and 7.2 MSPS in triple interleaved mode
• 3×12-bit, 2.4 MSPS ADC: up to 24 channels and 7.2 MSPS in triple interleaved mode
P52 · p52_fig01P52
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Datasheet Page 52 (p52_fig01)
Datasheet Page 52 (p52_fig01)
P101 · p101_fig011546×1696px
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Figure 26. STM32F732xx power supply scheme
Figure 26. STM32F732xx power supply scheme
P101 · p101_fig01P101
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Datasheet Page 101 (p101_fig01)
Datasheet Page 101 (p101_fig01)
P102 · p102_fig011546×2240px
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Figure 27. STM32F733xx power supply scheme
Figure 27. STM32F733xx power supply scheme
P158 · p158_fig011546×1229px
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Figure 46. ADC accuracy characteristics
Figure 46. ADC accuracy characteristics
P158 · p158_fig021546×604px
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Figure 47. Typical connection diagram using the ADC
Figure 47. Typical connection diagram using the ADC
P221 · p221_fig01P221
STM32F733VEY6TR (WLCSP-100(4.2x4.7)) — Datasheet Page 221 (p221_fig01)
Datasheet Page 221 (p221_fig01)

電気仕様 & 部品詳細スペック (STM32F733VEY6TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32F733VEY6TR (WLCSP-100(4.2x4.7)) は 100 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 4.70 × 4.20 × 0.56 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.7 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, SPI, I2C, ADC, JTAG / SWD, IrDA, CAN, PWM, RTC/CLK, SWD/JTAG, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.7 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
216 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 50 本対応
パッケージ外形寸法 (D × E × A)D × E × A
4.70 × 4.20 × 0.56 mm (A1=0.17 mm)
パッケージ系列: WLCSP (WLCSP-100(4.2x4.7))
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, SPI, I2C, ADC, JTAG / SWD, IrDA, CAN, PWM, RTC/CLK, SWD/JTAG, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (WLCSP-100(4.2x4.7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.70 × 4.20 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.56mm · e=0.40mm
パッド寸法 (W × L)Level B
0.20 × 0.20 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
WLCSP-100(4.2x4.7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32F733VEY6TR (WLCSP-100(4.2x4.7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32F733VEY6TR (WLCSP-100(4.2x4.7)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32F733VEY6TR (WLCSP-100(4.2x4.7) パッケージ) は全 100 ピン構成で、ピンピッチは 0.40 mm、動作電源電圧範囲 VCC は 1.7 V to 3.6 V です。主なピン：A1 (VDD: 電源供給入力 (VDD — 3.3V VDD (Max 4.0V))), A2 (VSS: グラウンド基準端子 (VSS)), A3 (PE1: マルチプレクスI/O・ペリフェラル端子 PE1 (General)), A4 (PE0: マルチプレクスI/O・ペリフェラル端子 PE0 (UART)), A5 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (I2C, PWM)), A6 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (SPI, PWM))。

STM32F733VEY6TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32F733VEY6TR (WLCSP-100(4.2x4.7)) の本体外形は 4.20 × 4.70 mm、ピッチ e = 0.40 mm、合計 100 パッドで構成されています。

STM32F733VEY6TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32F733VEY6TR (ST, WLCSP-100(4.2x4.7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (100 ピン) & STM32F733 / STM32F732 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
A2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
A3PE1Digital_IO信号端子 PE1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE1。対応バス/インターフェース: General。
A4PE0Digital_IO信号端子 PE0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE0。対応バス/インターフェース: UART。
A5PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB8。対応バス/インターフェース: I2C, PWM。
A6PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSI, SPI3_MOSI。対応バス/インターフェース: SPI, PWM。
A7PG14Digital_IO信号端子 PG14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PG14。対応バス/インターフェース: UART。
A8PG13Digital_IO信号端子 PG13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PG13。対応バス/インターフェース: UART。
A9PB4(NJTRST)Digital_IO信号端子 PB4(NJTRST)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISOSPI3MISO, SPI2_NSS。対応バス/インターフェース: SPI, SWD/JTAG。
A10PB3(JTDO/TRA CESWO)Digital_IO信号端子 PB3(JTDO/TRA CESWO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK, SPI3_SCK。対応バス/インターフェース: SPI, SWD/JTAG。
B1PA13(JTMS - SWDIO)Digital_IO信号端子 PA13(JTMS - SWDIO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13(JTMS - SWDIO)。対応バス/インターフェース: SWD/JTAG。
B2PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
B3VCAP_2Digital_IO信号端子 VCAP_2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP_2。対応バス/インターフェース: General。
B4PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDA, SPI2_NSS。対応バス/インターフェース: SPI, I2C, PWM, CAN。
B5PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB7。対応バス/インターフェース: UART, PWM。
B6PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB6。対応バス/インターフェース: UART, PWM。
B7PG15Digital_IO信号端子 PG15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PG15。対応バス/インターフェース: UART。
B8PG12Digital_IO信号端子 PG12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PG12。対応バス/インターフェース: General。
B9PG11Digital_IO信号端子 PG11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PG11。対応バス/インターフェース: General。
B10PG10Digital_IO信号端子 PG10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PG10。対応バス/インターフェース: General。
C1PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA11。対応バス/インターフェース: PWM, CAN。
C2PI7Digital_IO信号端子 PI7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PI7。対応バス/インターフェース: General。
C3PI6Digital_IO信号端子 PI6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PI6。対応バス/インターフェース: General。
C4PI5Digital_IO信号端子 PI5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PI5。対応バス/インターフェース: General。
C5VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
C6PDR_ONDigital_IO信号端子 PDR_ON（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PDR_ON。対応バス/インターフェース: General。
C7VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
C8PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
C9PE2Digital_IO信号端子 PE2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE2。対応バス/インターフェース: General。
C10VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
D1PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC9。対応バス/インターフェース: UART, I2C, RTC/CLK。
D2PC8Digital_IO信号端子 PC8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC8。対応バス/インターフェース: UART, PWM。
D3PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA8。対応バス/インターフェース: I2C, RTC/CLK。
D4PI4Digital_IO信号端子 PI4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PI4。対応バス/インターフェース: General。
D5VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D6BOOTDigital_IO信号端子 BOOT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT。対応バス/インターフェース: General。
D7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D8PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
D9PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
D10PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
E1PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC6。対応バス/インターフェース: PWM。
E2PD15Digital_IO信号端子 PD15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD15。対応バス/インターフェース: PWM。
E3PD13Digital_IO信号端子 PD13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD13。対応バス/インターフェース: SPI, PWM。
E4PE10Digital_IO信号端子 PE10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE10。対応バス/インターフェース: PWM。
E5PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD2。対応バス/インターフェース: UART。
E6PD7Digital_IO信号端子 PD7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD7。対応バス/インターフェース: UART。
E7PE0Digital_IO信号端子 PE0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE0。対応バス/インターフェース: General。
E8PE5Digital_IO信号端子 PE5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE5。対応バス/インターフェース: General。
E9PC14Digital_IO信号端子 PC14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC14。対応バス/インターフェース: General。
E10PC15Digital_IO信号端子 PC15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC15。対応バス/インターフェース: General。
F1PD14Digital_IO信号端子 PD14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD14。対応バス/インターフェース: PWM。
F2PD12Digital_IO信号端子 PD12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD12。対応バス/インターフェース: UART, PWM。
F3PD11Digital_IO信号端子 PD11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PD11。対応バス/インターフェース: UART, I2C。
F4PE15Digital_IO信号端子 PE15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE15。対応バス/インターフェース: General。
F5PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB0。対応バス/インターフェース: ADC, PWM。
F6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F8VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F9VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F10VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
G1VDD12OTGHSPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD12OTGHS、最大定格: 4.0V) です。
G2OTG_HSREXT_Digital_IO信号端子 OTG_HSREXT_（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: OTG_HSREXT_。対応バス/インターフェース: USB。
G3PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI, PWM。
G4PE11Digital_IO信号端子 PE11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE11。対応バス/インターフェース: PWM。
探索部品パッケージメーカーアップロード