ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32L431CCY6TR

STID: C2053538WLCSP-49(3.1x3.1) · 49 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · STM32L431CCY6TR (WLCSP-49(3.1x3.1))A1VDDA2PA14 (JTCK -A3PB3 (JTDO - A4PB4 (NJTRST)A5PH3/ BOOT0A6PA6A7PA7B1VSSB2PA13 (JTMS -B3PA15 (JTDI)B4PB5B5PB8B6VBATB7PC13C1PA11C2PA10C3PA12C4PB6C5PB9C6IOC6C7PC14 - OSC32D1PA8D2PA9D3PB15D4PB7G7PA1G6PA4G5PB0G4PB1G3PB2G2VSSG1VDDF7VDDA/ VREF+F6PA0F5PA5F4PA6F3PA7F2PB11F1PB12E7VSSA/ VREF -E6PC3E5PA2E4PA3E3PB10E2PB13E1PB14D7PH0 - OSC_ ID6PH1 - OSC_ OD5NRSTGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
G7G6G5G4G3G2G1F7F6F5F4F3F2F1E7E6E5E4E3E2E1D7D6D5D4D3D2D1C7C6C5C4C3C2C1B7B6B5B4B3B2B1A7A6A5A4A3A2A1E=3.10mm · Pitch e=0.40mmD=3.10mm-3-2-101233210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 3.10mm × 3.10mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
A1VDDPowerVersorgungsspannungseingang (VDD — 3.3V VDD (Max 4.0V))
A2PA14 (JTCK - SWCLK)I/OMultiplex-I/O- & Peripherie-Pin PA14 (JTCK - SWCLK) (I2C, SWD/JTAG)
A3PB3 (JTDO - TRACE SWO)I/OMultiplex-I/O- & Peripherie-Pin PB3 (JTDO - TRACE SWO) (UART, SPI, PWM, SWD/JTAG)
A4PB4 (NJTRST)I/OMultiplex-I/O- & Peripherie-Pin PB4 (NJTRST) (UART, SPI, I2C, SWD/JTAG)
A5PH3/ BOOT0I/OMultiplex-I/O- & Peripherie-Pin PH3/ BOOT0 (General)
A6PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
A7PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
B1VSSGNDMasseanschluss (VSS)
B2PA13 (JTMS - SWDIO)I/OMultiplex-I/O- & Peripherie-Pin PA13 (JTMS - SWDIO) (SWD/JTAG)
B3PA15 (JTDI)I/OMultiplex-I/O- & Peripherie-Pin PA15 (JTDI) (UART, SPI, SWD/JTAG)
B4PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (UART, SPI, I2C)
B5PB8I/OMultiplex-I/O- & Peripherie-Pin PB8 (I2C)
B6VBATPowerVersorgungsspannungseingang (VBAT — 3.3V VDD (Max 4.0V))
B7PC13I/OMultiplex-I/O- & Peripherie-Pin PC13 (RTC/CLK)
C1PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (UART, SPI, PWM, CAN)
C2PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (UART, I2C, PWM)
C3PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (UART, CAN)
C4PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (UART)
C5PB9I/OMultiplex-I/O- & Peripherie-Pin PB9 (SPI)
C6IOC6I/OGeneral Purpose Digital I/O Pin IOC6
C7PC14 - OSC32_I N(PC14)I/OMultiplex-I/O- & Peripherie-Pin PC14 - OSC32_I N(PC14) (RTC/CLK)
D1PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (UART, SPI, RTC/CLK)
D2PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (UART, PWM)
D3PB15I/OMultiplex-I/O- & Peripherie-Pin PB15 (SPI, I2C, PWM, RTC/CLK)
D4PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (UART)
D5NRSTISystemfreigabe & Hardware-Reset (NRST)
D6PH1 - OSC_ OUT (PH1)I/OMultiplex-I/O- & Peripherie-Pin PH1 - OSC_ OUT (PH1) (RTC/CLK)
D7PH0 - OSC_ IN(PH0)I/OMultiplex-I/O- & Peripherie-Pin PH0 - OSC_ IN(PH0) (RTC/CLK)
E1PB14I/OMultiplex-I/O- & Peripherie-Pin PB14 (UART, SPI, PWM)
E2PB13I/OMultiplex-I/O- & Peripherie-Pin PB13 (UART, SPI, PWM)
E3PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (SPI, PWM)
E4PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (ADC, PWM)
E5PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (ADC, PWM)
E6PC3I/OMultiplex-I/O- & Peripherie-Pin PC3 (SPI, ADC)
E7VSSA/ VREF -GNDMasseanschluss (VSSA/ VREF -)
F1PB12I/OMultiplex-I/O- & Peripherie-Pin PB12 (UART, I2C)
F2PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (UART, PWM)
F3PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (SPI, ADC, PWM)
F4PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (UART, ADC)
F5PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (SPI, ADC, DAC, PWM)
F6PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (UART, ADC, PWM, RTC/CLK)
F7VDDA/ VREF+PowerVersorgungsspannungseingang (VDDA/ VREF+ — 3.3V VDD (Max 4.0V))
G1VDDPowerVersorgungsspannungseingang (VDD — 3.3V VDD (Max 4.0V))
G2VSSGNDMasseanschluss (VSS)
G3PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (I2C, RTC/CLK)
G4PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (UART, ADC, PWM)
G5PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (UART, ADC, PWM)
G6PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (UART, SPI, ADC, DAC)
G7PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (UART, SPI, ADC, PWM)
PIN A1 VDD
Power
Versorgungsspannungseingang (VDD — 3.3V VDD (Max 4.0V))
Designhinweis: Primary positive power supply input (VDD) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 17 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: STM32L431CCY6TR (ST · WLCSP-49(3.1x3.1))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) - 4. Gehäuseabmessungen (D×E×A)
WLCSP-49(3.1x3.1) · 3.10×3.10mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (17 Abb. · Seite 1/2)
Zeige 1–12 von 17 unbeschnittenen Originalzeichnungen für STM32L431
P57 · p57_fig02EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 11. STM32L431Cx WLCSP49 pinout(1) 1 2 3 4 5 6 7 VDD PA14 PB3 PB4 PH3/BOOT0 VSS VDD B C D
Figure 11. STM32L431Cx WLCSP49 pinout(1) 1 2 3 4 5 6 7 VDD PA14 PB3 PB4 PH3/BOOT0 VSS VDD B C D
P57 · p57_fig03EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — F
F
P58 · p58_fig01EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 12. STM32L431Cx LQFP48 pinout(1)
Figure 12. STM32L431Cx LQFP48 pinout(1)
P58 · p58_fig02EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — 10
10
P188 · p188_fig01EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 55. WLCSP64 - 64-ball, 3.141 x 3.127 mm, 0.35 mm pitch wafer level chip scale
Figure 55. WLCSP64 - 64-ball, 3.141 x 3.127 mm, 0.35 mm pitch wafer level chip scale
P189 · p189_fig01EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 56. WLCSP64 - 64-ball, 3.141 x 3.127 mm, 0.35 mm pitch wafer level chip scale
Figure 56. WLCSP64 - 64-ball, 3.141 x 3.127 mm, 0.35 mm pitch wafer level chip scale
P192 · p192_fig01EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 59. WLCSP49 - 49-ball, 3.141 x 3.127 mm, 0.4 mm pitch wafer level chip scale
Figure 59. WLCSP49 - 49-ball, 3.141 x 3.127 mm, 0.4 mm pitch wafer level chip scale
P193 · p193_fig01EXAKTES GEHÄUSE
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 60. WLCSP49 marking (package top view)
Figure 60. WLCSP49 marking (package top view)
P1 · p01_fig01881×407px
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — • RTC with HW calendar, alarms and calibration
• RTC with HW calendar, alarms and calibration
P57 · p57_fig011546×731px
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 9. STM32L431Rx UFBGA64 ballout(1) 1 2 3 4 5 6 7 8 PC14- OSC32_IN PC13 PB9 PB4 PB3 PA15 PA14 PA13 B C D
Figure 9. STM32L431Rx UFBGA64 ballout(1) 1 2 3 4 5 6 7 8 PC14- OSC32_IN PC13 PB9 PB4 PB3 PA15 PA14 PA13 B C D
P57 · p57_fig02P57
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Datasheet Page 57 (p57_fig02)
Datasheet Page 57 (p57_fig02)
P85 · p85_fig011546×1275px
STM32L431CCY6TR (WLCSP-49(3.1x3.1)) — Figure 18. Power supply scheme
Figure 18. Power supply scheme
Seite 1 / 2 (17 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (STM32L431CCY6TR)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Eingebetteter Mikrocontroller (MCU)
Detaillierte Übersicht:STM32L431CCY6TR (WLCSP-49(3.1x3.1)) ist ein 49-poliges Eingebetteter Mikrocontroller (MCU) mit den Gehäuseabmessungen 3.10 × 3.10 × 0.56 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.71 V to 3.6 V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und SPI, I2C, ADC, DAC, JTAG / SWD, IrDA, CAN, PWM, RTC/CLK, SWD/JTAG, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.71 V to 3.6 V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
80 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
36 5V-tolerante (FT) Pins erkannt
Gehäuseabmessungen (D × E × A)D × E × A
3.10 × 3.10 × 0.56 mm (A1=0.17 mm)
Gehäusefamilie: WLCSP (WLCSP-49(3.1x3.1))
Pinanzahl & RastermaßN / e
49 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
SPI, I2C, ADC, DAC, JTAG / SWD, IrDA, CAN, PWM, RTC/CLK, SWD/JTAG, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (PH3/ BOOT0): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint49 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (WLCSP-49(3.1x3.1))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.10 × 3.10 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.56mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.20 × 0.20 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (BGA_GRID)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
WLCSP-49(3.1x3.1)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — STM32L431CCY6TR (WLCSP-49(3.1x3.1))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des STM32L431CCY6TR (WLCSP-49(3.1x3.1))?

Das Bauteil STM32L431CCY6TR von ST im WLCSP-49(3.1x3.1)-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.40 mm und einem Betriebsspannungsbereich VCC von 1.71 V to 3.6 V. Wichtige Pins: A1 (VDD: Versorgungsspannungseingang (VDD — 3.3V VDD (Max 4.0V))), A2 (PA14 (JTCK - SWCLK): Multiplex-I/O- & Peripherie-Pin PA14 (JTCK - SWCLK) (I2C, SWD/JTAG)), A3 (PB3 (JTDO - TRACE SWO): Multiplex-I/O- & Peripherie-Pin PB3 (JTDO - TRACE SWO) (UART, SPI, PWM, SWD/JTAG)), A4 (PB4 (NJTRST): Multiplex-I/O- & Peripherie-Pin PB4 (NJTRST) (UART, SPI, I2C, SWD/JTAG)), A5 (PH3/ BOOT0: Multiplex-I/O- & Peripherie-Pin PH3/ BOOT0 (General)), A6 (PA6: Multiplex-I/O- & Peripherie-Pin PA6 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der STM32L431CCY6TR?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des STM32L431CCY6TR (WLCSP-49(3.1x3.1)) 3.10 × 3.10 mm bei einem Pitch e = 0.40 mm und 49 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für STM32L431CCY6TR heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für STM32L431CCY6TR (ST, WLCSP-49(3.1x3.1)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & STM32L431 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
A1VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
A2PA14 (JTCK - SWCLK)Digital_IOSignalanschluss PA14 (JTCK - SWCLK) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: I2C1_SMBA. Unterstützte Bus-Schnittstellen: I2C, SWD/JTAG.
A3PB3 (JTDO - TRACE SWO)Digital_IOSignalanschluss PB3 (JTDO - TRACE SWO) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI3_SCK. Unterstützte Bus-Schnittstellen: UART, SPI, PWM, SWD/JTAG.
A4PB4 (NJTRST)Digital_IOSignalanschluss PB4 (NJTRST) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: I2C3_SDA, SPI1_MISOSPI3MISO. Unterstützte Bus-Schnittstellen: UART, SPI, I2C, SWD/JTAG.
A5PH3/ BOOT0Digital_IOSignalanschluss PH3/ BOOT0 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PH3/ BOOT0. Unterstützte Bus-Schnittstellen: General.
A6PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
A7PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
B1VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
B2PA13 (JTMS - SWDIO)Digital_IOSignalanschluss PA13 (JTMS - SWDIO) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA13 (JTMS - SWDIO). Unterstützte Bus-Schnittstellen: SWD/JTAG.
B3PA15 (JTDI)Digital_IOSignalanschluss PA15 (JTDI) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI1_NSSSPI3NSS. Unterstützte Bus-Schnittstellen: UART, SPI, SWD/JTAG.
B4PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: I2C1_SMBA, SPI1_MOSISPI3MOSI. Unterstützte Bus-Schnittstellen: UART, SPI, I2C.
B5PB8Digital_IOSignalanschluss PB8 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PB8. Unterstützte Bus-Schnittstellen: I2C.
B6VBATPower_InPositiver Versorgungseingang (VBAT) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
B7PC13Digital_IOSignalanschluss PC13 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PC13. Unterstützte Bus-Schnittstellen: RTC/CLK.
C1PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI1_MISO. Unterstützte Bus-Schnittstellen: UART, SPI, PWM, CAN.
C2PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: UART, I2C, PWM.
C3PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: UART, CAN.
C4PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: UART.
C5PB9Digital_IOSignalanschluss PB9 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI2_NSSCAN1TX. Unterstützte Bus-Schnittstellen: SPI.
C6IOC6Digital_IOGeneral Purpose Digital I/O Pin IOC6
C7PC14 - OSC32_I N(PC14)Digital_IOSignalanschluss PC14 - OSC32_I N(PC14) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PC14 - OSC32_I N(PC14). Unterstützte Bus-Schnittstellen: RTC/CLK.
D1PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: UART, SPI, RTC/CLK.
D2PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: UART, PWM.
D3PB15Digital_IOSignalanschluss PB15 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI2_MOSI. Unterstützte Bus-Schnittstellen: SPI, I2C, PWM, RTC/CLK.
D4PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: UART.
D5NRSTDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (NRST): Low-Pegel setzt Prozessorkern und Peripherie zurück.
D6PH1 - OSC_ OUT (PH1)Digital_IOSignalanschluss PH1 - OSC_ OUT (PH1) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PH1 - OSC_ OUT (PH1). Unterstützte Bus-Schnittstellen: RTC/CLK.
D7PH0 - OSC_ IN(PH0)Digital_IOSignalanschluss PH0 - OSC_ IN(PH0) (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PH0 - OSC_ IN(PH0). Unterstützte Bus-Schnittstellen: RTC/CLK.
E1PB14Digital_IOSignalanschluss PB14 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI2_MISO. Unterstützte Bus-Schnittstellen: UART, SPI, PWM.
E2PB13Digital_IOSignalanschluss PB13 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI2_SCK. Unterstützte Bus-Schnittstellen: UART, SPI, PWM.
E3PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI2_SCKUSART3TX. Unterstützte Bus-Schnittstellen: SPI, PWM.
E4PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: ADC, PWM.
E5PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: ADC, PWM.
E6PC3Digital_IOSignalanschluss PC3 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI2_MOSI_SAI1SDA. Unterstützte Bus-Schnittstellen: SPI, ADC.
E7VSSA/ VREF -GNDElektrischer 0V-Masserückführungsanschluss (VSSA/ VREF -) für Kernlogik, I/O-Treiber und Analogblöcke.
F1PB12Digital_IOSignalanschluss PB12 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PB12. Unterstützte Bus-Schnittstellen: UART, I2C.
F2PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: UART, PWM.
F3PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI1_MOSI. Unterstützte Bus-Schnittstellen: SPI, ADC, PWM.
F4PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: UART, ADC.
F5PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI1_SCK. Unterstützte Bus-Schnittstellen: SPI, ADC, DAC, PWM.
F6PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PA0. Unterstützte Bus-Schnittstellen: UART, ADC, PWM, RTC/CLK.
F7VDDA/ VREF+Power_InPositiver Versorgungseingang (VDDA/ VREF+) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
G1VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
G2VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
G3PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: I2C3_SMBAEVENTOUT. Unterstützte Bus-Schnittstellen: I2C, RTC/CLK.
G4PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: UART, ADC, PWM.
G5PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: UART, ADC, PWM.
G6PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI1_NSSSPI3NSS. Unterstützte Bus-Schnittstellen: UART, SPI, ADC, DAC.
G7PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V VDD (5V-Tolerant FT)). Alternative Multiplex-Funktionen: SPI1_SCK. Unterstützte Bus-Schnittstellen: UART, SPI, ADC, PWM.
EntdeckenBauteileGehäuseHerstellerUpload