Mechanische Abmessungen & Land Pattern (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
9.00 × 9.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.15mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.64 × 2.45 mm
Pins / Gesamt-PadsTopology
20P / 20Pad (LGA_ARRAY)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung PLCC-20_L9.0-W9.0-P1.27-LS9.9-T | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T)?
Das Bauteil C17384612 von Semiconductor im PLCC-20_L9.0-W9.0-P1.27-LS9.9-T-Gehäuse besitzt 20 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 2 (DATA: Multiplex-I/O- & Peripherie-Pin DATA (General)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (DCLK: Multiplex-I/O- & Peripherie-Pin DCLK (General)), 5 (WP1: Multiplex-I/O- & Peripherie-Pin WP1 (General)), 6 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der C17384612?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des C17384612 (PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) 9.00 × 9.00 mm bei einem Pitch e = 1.27 mm und 20 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für C17384612 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für C17384612 (Semiconductor, PLCC-20_L9.0-W9.0-P1.27-LS9.9-T) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (20 Pins) & C17384612 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 2 | DATA | Digital_IO | Signalanschluss DATA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DATA. Unterstützte Bus-Schnittstellen: General. |
| 3 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 4 | DCLK | Digital_IO | Signalanschluss DCLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DCLK. Unterstützte Bus-Schnittstellen: General. |
| 5 | WP1 | Digital_IO | Signalanschluss WP1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: WP1. Unterstützte Bus-Schnittstellen: General. |
| 6 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 7 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 8 | (WP)RESET/OE# | Digital_IO | Aktiv-niedriger Hardware-Reset-Anschluss ((WP)RESET/OE#): Low-Pegel setzt Prozessorkern und Peripherie zurück. |
| 9 | nCS | Digital_IO | Signalanschluss nCS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nCS. Unterstützte Bus-Schnittstellen: General. |
| 10 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 11 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 12 | (A2)nCASC | Digital_IO | Signalanschluss (A2)nCASC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: (A2)nCASC. Unterstützte Bus-Schnittstellen: General. |
| 13 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 14 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 15 | READY | Digital_IO | Signalanschluss READY (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: READY. Unterstützte Bus-Schnittstellen: General. |
| 16 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 17 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 18 | SER_EN# | Digital_IO | Signalanschluss SER_EN# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SER_EN#. Unterstützte Bus-Schnittstellen: General. |
| 19 | NC | Digital_IO | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 20 | VCC | Power_In | Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |