ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32F205RGY6TR (VFBGA-64) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F205RGY6TR

STID: C1339629VFBGA-64 · 66 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32F205RGY6TR (VFBGA-64)A1PA14A2PA15A3PC12A4PB3A5PB5A6PB7A7PB9A8VDDA9VBATB1VSSB2PA13B3PC10B4PB4B5PB6B6BOOT0B7PB8B8PC13B9PC14C1PA12C2VCAP_2C3PC11C7PD2C8IRROFFC9PC15D1PC9D2PA11D3PA10D7PC2D8VSSD9VDDE1VDDE2PA8E3PA9J9PA2J8PA4J7PA7J6PB0J5PB1J4PB2J3VCAP_1J2PB11J1PB12H9VSS_5H8PA1H7REGOFFH6PA5H5PA6H4PC4H3PB10H2PB13H1PB14G9PC0G8PC3G7PA3G3PC5G2PC6G1PB15F9PH1-OSC_OUTF8PC1F7VREF+F3PC8F2PC7F1VSSE9PH0-OSC_INE8NRSTE7PA0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.848.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2Dフットプリント
A1B1C1D1E1F1G1H1J1A2B2C2D2E2F2G2H2J2A3B3C3D3E3F3G3H3J3A4B4H4J4A5B5H5J5A6B6H6J6A7B7C7D7E7F7G7H7J7A8B8C8D8E8F8G8H8J8A9B9C9D9E9F9G9H9J9E=3.60mm · Pitch e=0.40mmD=3.90mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.60mm × 3.90mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (66/66)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
A2PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
A3PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (General)
A4PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
A5PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
A6PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
A7PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
A8VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
A9VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
B1VSSGNDグラウンド基準端子 (VSS)
B2PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
B3PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (General)
B4PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
B5PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
B6BOOT0I入力専用端子 BOOT0 (General)
B7PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
B8PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (General)
B9PC14I/OマルチプレクスI/O・ペリフェラル端子 PC14 (General)
C1PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
C2VCAP_2I/OマルチプレクスI/O・ペリフェラル端子 VCAP_2 (General)
C3PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (General)
C7PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
C8IRROFFI/OマルチプレクスI/O・ペリフェラル端子 IRROFF (General)
C9PC15I/OマルチプレクスI/O・ペリフェラル端子 PC15 (General)
D1PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
D2PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
D3PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
D7PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
D8VSSGNDグラウンド基準端子 (VSS)
D9VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
E1VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
E2PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
E3PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
E7PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
E8NRSTIシステムイネーブル・ハードウェアリセット (NRST)
E9PH0-OSC_INI/OマルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN (RTC/CLK)
F1VSSGNDグラウンド基準端子 (VSS)
F2PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
F3PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (General)
F7VREF+I/OマルチプレクスI/O・ペリフェラル端子 VREF+ (General)
F8PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
F9PH1-OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT (RTC/CLK)
G1PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
G2PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
G3PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
G7PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
G8PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
G9PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
H1PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
H2PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
H3PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
H4PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
H5PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
H6PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
H7REGOFFI/OマルチプレクスI/O・ペリフェラル端子 REGOFF (General)
H8PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
H9VSS_5GNDグラウンド基準端子 (VSS_5)
J1PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
J2PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
J3VCAP_1I/OマルチプレクスI/O・ペリフェラル端子 VCAP_1 (General)
J4PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
J5PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
J6PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
J7PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
J8PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
J9PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
PIN A1 PA14
I/O
マルチプレクスI/O・ペリフェラル端子 PA14 (General)
設計上の注意点: Signal terminal PA14 (I/O, 3.3V VDD (Max 4.0V) domain). Multiplexed alternate functions: PA14. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32F205RGY6TR (ST · VFBGA-64)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32F205RGY6TR (VFBGA-64) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32F205RGY6TR (VFBGA-64) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (66ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32F205RGY6TR (VFBGA-64) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32F205RGY6TR (VFBGA-64) - 4. パッケージ外形寸法図 (D×E×A)
VFBGA-64 · 3.60×3.90mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32F205RGY6TR (VFBGA-64) - 5. 推奨PCBフットプリント
IPC-7351B パッド (66 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32F205RGY6TR (VFBGA-64) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
STM32F207 / STM32F205 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P148 · p148_fig01パッケージ完全一致
STM32F205RGY6TR (VFBGA-64) — Figure 77. LQFP64 outline
Figure 77. LQFP64 outline
P1 · p01_fig01881×566px
STM32F205RGY6TR (VFBGA-64) —   Up to 140 I/O ports with interrupt capability: - Up to 136 fast I/Os up to 60 MHz - Up to 138 5 V-tolerant I/Os
  Up to 140 I/O ports with interrupt capability: - Up to 136 fast I/Os up to 60 MHz - Up to 138 5 V-tolerant I/Os
P41 · p41_fig011546×1008px
STM32F205RGY6TR (VFBGA-64) — Figure 10. STM32F20x LQFP64 pinout
Figure 10. STM32F20x LQFP64 pinout
P41 · p41_fig021546×1321px
STM32F205RGY6TR (VFBGA-64) — Figure 11. STM32F20x WLCSP64+2 ballout 1 2 3 8
Figure 11. STM32F20x WLCSP64+2 ballout 1 2 3 8
P42 · p42_fig011546×1466px
STM32F205RGY6TR (VFBGA-64) — Figure 12. STM32F20x LQFP100 pinout
Figure 12. STM32F20x LQFP100 pinout
P42 · p42_fig01P42
STM32F205RGY6TR (VFBGA-64) — Datasheet Page 42 (p42_fig01)
Datasheet Page 42 (p42_fig01)
P68 · p68_fig011751×1623px
STM32F205RGY6TR (VFBGA-64) — Figure 19. Power supply scheme VBAT
Figure 19. Power supply scheme VBAT
P68 · p68_fig01P68
STM32F205RGY6TR (VFBGA-64) — Datasheet Page 68 (p68_fig01)
Datasheet Page 68 (p68_fig01)
P90 · p90_fig011546×484px
STM32F205RGY6TR (VFBGA-64) — Figure 32. Typical application with an 8 MHz crystal
Figure 32. Typical application with an 8 MHz crystal
P91 · p91_fig011751×593px
STM32F205RGY6TR (VFBGA-64) — Figure 33. Typical application with a 32.768 kHz crystal Resonator with integrated capacitors
Figure 33. Typical application with a 32.768 kHz crystal Resonator with integrated capacitors
P149 · p149_fig011546×1060px
STM32F205RGY6TR (VFBGA-64) — Figure 78. LQFP64 recommended footprint
Figure 78. LQFP64 recommended footprint
P149 · p149_fig01P149
STM32F205RGY6TR (VFBGA-64) — Datasheet Page 149 (p149_fig01)
Datasheet Page 149 (p149_fig01)
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32F205RGY6TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32F205RGY6TR (VFBGA-64) は 64 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 3.90 × 3.60 × 0.55 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 3.0V ~ 3.6V (Typ 3.3V)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, I2C, I2S, ADC, PWM, SDIO, JTAG / SWD, IrDA, CAN, DAC, RTC/CLK, SPI, SWD/JTAG, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
120 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.90 × 3.60 × 0.55 mm (A1=0.18 mm)
パッケージ系列: WLCSP (VFBGA-64)
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, I2C, I2S, ADC, PWM, SDIO, JTAG / SWD, IrDA, CAN, DAC, RTC/CLK, SPI, SWD/JTAG, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル66 ピン自動バス分類
OK
IPC-7351B フットプリント66 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (VFBGA-64)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.90 × 3.60 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.22 mm
ピン数 / 総パッド数Topology
66P / 66Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
VFBGA-64
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32F205RGY6TR (VFBGA-64)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32F205RGY6TR (VFBGA-64) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32F205RGY6TR (VFBGA-64 パッケージ) は全 66 ピン構成で、ピンピッチは 0.40 mm です。主なピン：A1 (PA14: マルチプレクスI/O・ペリフェラル端子 PA14 (General)), A2 (PA15: マルチプレクスI/O・ペリフェラル端子 PA15 (General)), A3 (PC12: マルチプレクスI/O・ペリフェラル端子 PC12 (General)), A4 (PB3: マルチプレクスI/O・ペリフェラル端子 PB3 (General)), A5 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (General)), A6 (PB7: マルチプレクスI/O・ペリフェラル端子 PB7 (General))。

STM32F205RGY6TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32F205RGY6TR (VFBGA-64) の本体外形は 3.60 × 3.90 mm、ピッチ e = 0.40 mm、合計 66 パッドで構成されています。

STM32F205RGY6TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32F205RGY6TR (ST, VFBGA-64) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (66 ピン) & STM32F207 / STM32F205 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
A2PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
A3PC12Digital_IO信号端子 PC12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC12。対応バス/インターフェース: General。
A4PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
A5PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
A6PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
A7PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
A8VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
A9VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
B1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
B2PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
B3PC10Digital_IO信号端子 PC10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC10。対応バス/インターフェース: General。
B4PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
B5PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
B6BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
B7PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
B8PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
B9PC14Digital_IO信号端子 PC14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC14。対応バス/インターフェース: General。
C1PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
C2VCAP_2Digital_IO信号端子 VCAP_2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP_2。対応バス/インターフェース: General。
C3PC11Digital_IO信号端子 PC11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC11。対応バス/インターフェース: General。
C7PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
C8IRROFFDigital_IO信号端子 IRROFF（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: IRROFF。対応バス/インターフェース: General。
C9PC15Digital_IO信号端子 PC15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC15。対応バス/インターフェース: General。
D1PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC9。対応バス/インターフェース: General。
D2PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
D3PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
D7PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
D8VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D9VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
E1VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
E2PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
E3PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
E7PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
E8NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
E9PH0-OSC_INDigital_IO信号端子 PH0-OSC_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH0-OSC_IN。対応バス/インターフェース: RTC/CLK。
F1VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F2PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
F3PC8Digital_IO信号端子 PC8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC8。対応バス/インターフェース: General。
F7VREF+Digital_IO信号端子 VREF+（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VREF+。対応バス/インターフェース: General。
F8PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
F9PH1-OSC_OUTDigital_IO信号端子 PH1-OSC_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH1-OSC_OUT。対応バス/インターフェース: RTC/CLK。
G1PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
G2PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
G3PC5Digital_IO信号端子 PC5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC5。対応バス/インターフェース: General。
G7PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
G8PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
G9PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
H1PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
H2PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
H3PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
H4PC4Digital_IO信号端子 PC4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC4。対応バス/インターフェース: General。
H5PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
H6PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
H7REGOFFDigital_IO信号端子 REGOFF（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: REGOFF。対応バス/インターフェース: General。
H8PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
H9VSS_5GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_5) です。
J1PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
J2PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
J3VCAP_1Digital_IO信号端子 VCAP_1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP_1。対応バス/インターフェース: General。
J4PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
J5PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
J6PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
J7PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード