C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) — Symbol, Footprint IPC-7351B & 3D STEP Model

C11727

SemiconductorLQFP-48_L7.0-W7.0-P0.50-LS9.0-TL · 48 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL)1P12P23P34P45P56P67P78P89P910P1011P1112P1213P1314P1415P1516P1617P1718P1819P1920P2021P2122P2223P2324P2448P4847P4746P4645P4544P4443P4342P4241P4140P4039P3938P3837P3736P3635P3534P3433P3332P3231P3130P3029P2928P2827P2726P2625P25Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P1I/OマルチプレクスI/O・ペリフェラル端子 P1 (General)
2P2I/OマルチプレクスI/O・ペリフェラル端子 P2 (General)
3P3I/OマルチプレクスI/O・ペリフェラル端子 P3 (General)
4P4I/OマルチプレクスI/O・ペリフェラル端子 P4 (General)
5P5I/OマルチプレクスI/O・ペリフェラル端子 P5 (General)
6P6I/OマルチプレクスI/O・ペリフェラル端子 P6 (General)
7P7I/OマルチプレクスI/O・ペリフェラル端子 P7 (General)
8P8I/OマルチプレクスI/O・ペリフェラル端子 P8 (General)
9P9I/OマルチプレクスI/O・ペリフェラル端子 P9 (General)
10P10I/OマルチプレクスI/O・ペリフェラル端子 P10 (General)
11P11I/OマルチプレクスI/O・ペリフェラル端子 P11 (General)
12P12I/OマルチプレクスI/O・ペリフェラル端子 P12 (General)
13P13I/OマルチプレクスI/O・ペリフェラル端子 P13 (General)
14P14I/OマルチプレクスI/O・ペリフェラル端子 P14 (General)
15P15I/OマルチプレクスI/O・ペリフェラル端子 P15 (General)
16P16I/OマルチプレクスI/O・ペリフェラル端子 P16 (General)
17P17I/OマルチプレクスI/O・ペリフェラル端子 P17 (General)
18P18I/OマルチプレクスI/O・ペリフェラル端子 P18 (General)
19P19I/OマルチプレクスI/O・ペリフェラル端子 P19 (General)
20P20I/OマルチプレクスI/O・ペリフェラル端子 P20 (General)
21P21I/OマルチプレクスI/O・ペリフェラル端子 P21 (General)
22P22I/OマルチプレクスI/O・ペリフェラル端子 P22 (General)
23P23I/OマルチプレクスI/O・ペリフェラル端子 P23 (General)
24P24I/OマルチプレクスI/O・ペリフェラル端子 P24 (General)
25P25I/OマルチプレクスI/O・ペリフェラル端子 P25 (General)
26P26I/OマルチプレクスI/O・ペリフェラル端子 P26 (General)
27P27I/OマルチプレクスI/O・ペリフェラル端子 P27 (General)
28P28I/OマルチプレクスI/O・ペリフェラル端子 P28 (General)
29P29I/OマルチプレクスI/O・ペリフェラル端子 P29 (General)
30P30I/OマルチプレクスI/O・ペリフェラル端子 P30 (General)
31P31I/OマルチプレクスI/O・ペリフェラル端子 P31 (General)
32P32I/OマルチプレクスI/O・ペリフェラル端子 P32 (General)
33P33I/OマルチプレクスI/O・ペリフェラル端子 P33 (General)
34P34I/OマルチプレクスI/O・ペリフェラル端子 P34 (General)
35P35I/OマルチプレクスI/O・ペリフェラル端子 P35 (General)
36P36I/OマルチプレクスI/O・ペリフェラル端子 P36 (General)
37P37I/OマルチプレクスI/O・ペリフェラル端子 P37 (General)
38P38I/OマルチプレクスI/O・ペリフェラル端子 P38 (General)
39P39I/OマルチプレクスI/O・ペリフェラル端子 P39 (General)
40P40I/OマルチプレクスI/O・ペリフェラル端子 P40 (General)
41P41I/OマルチプレクスI/O・ペリフェラル端子 P41 (General)
42P42I/OマルチプレクスI/O・ペリフェラル端子 P42 (General)
43P43I/OマルチプレクスI/O・ペリフェラル端子 P43 (General)
44P44I/OマルチプレクスI/O・ペリフェラル端子 P44 (General)
45P45I/OマルチプレクスI/O・ペリフェラル端子 P45 (General)
46P46I/OマルチプレクスI/O・ペリフェラル端子 P46 (General)
47P47I/OマルチプレクスI/O・ペリフェラル端子 P47 (General)
48P48I/OマルチプレクスI/O・ペリフェラル端子 P48 (General)
PIN 1 P1
I/O
マルチプレクスI/O・ペリフェラル端子 P1 (General)
設計上の注意点: Signal terminal P1 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P1. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C11727 (Semiconductor · LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C11727)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.40 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL)
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) のピン配置 (Pinout) および電源電圧仕様は?

Semiconductor 製 C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン:1 (P1: マルチプレクスI/O・ペリフェラル端子 P1 (General)), 2 (P2: マルチプレクスI/O・ペリフェラル端子 P2 (General)), 3 (P3: マルチプレクスI/O・ペリフェラル端子 P3 (General)), 4 (P4: マルチプレクスI/O・ペリフェラル端子 P4 (General)), 5 (P5: マルチプレクスI/O・ペリフェラル端子 P5 (General)), 6 (P6: マルチプレクスI/O・ペリフェラル端子 P6 (General))。

C11727 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C11727 (LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

C11727 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C11727 (Semiconductor, LQFP-48_L7.0-W7.0-P0.50-LS9.0-TL) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (48 ピン) & STM32L152 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P1Digital_IO信号端子 P1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P1。対応バス/インターフェース: General。
2P2Digital_IO信号端子 P2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P2。対応バス/インターフェース: General。
3P3Digital_IO信号端子 P3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3。対応バス/インターフェース: General。
4P4Digital_IO信号端子 P4(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P4。対応バス/インターフェース: General。
5P5Digital_IO信号端子 P5(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P5。対応バス/インターフェース: General。
6P6Digital_IO信号端子 P6(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P6。対応バス/インターフェース: General。
7P7Digital_IO信号端子 P7(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P7。対応バス/インターフェース: General。
8P8Digital_IO信号端子 P8(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P8。対応バス/インターフェース: General。
9P9Digital_IO信号端子 P9(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P9。対応バス/インターフェース: General。
10P10Digital_IO信号端子 P10(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P10。対応バス/インターフェース: General。
11P11Digital_IO信号端子 P11(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P11。対応バス/インターフェース: General。
12P12Digital_IO信号端子 P12(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P12。対応バス/インターフェース: General。
13P13Digital_IO信号端子 P13(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P13。対応バス/インターフェース: General。
14P14Digital_IO信号端子 P14(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P14。対応バス/インターフェース: General。
15P15Digital_IO信号端子 P15(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P15。対応バス/インターフェース: General。
16P16Digital_IO信号端子 P16(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P16。対応バス/インターフェース: General。
17P17Digital_IO信号端子 P17(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P17。対応バス/インターフェース: General。
18P18Digital_IO信号端子 P18(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P18。対応バス/インターフェース: General。
19P19Digital_IO信号端子 P19(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P19。対応バス/インターフェース: General。
20P20Digital_IO信号端子 P20(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P20。対応バス/インターフェース: General。
21P21Digital_IO信号端子 P21(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P21。対応バス/インターフェース: General。
22P22Digital_IO信号端子 P22(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P22。対応バス/インターフェース: General。
23P23Digital_IO信号端子 P23(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P23。対応バス/インターフェース: General。
24P24Digital_IO信号端子 P24(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P24。対応バス/インターフェース: General。
25P25Digital_IO信号端子 P25(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P25。対応バス/インターフェース: General。
26P26Digital_IO信号端子 P26(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P26。対応バス/インターフェース: General。
27P27Digital_IO信号端子 P27(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P27。対応バス/インターフェース: General。
28P28Digital_IO信号端子 P28(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P28。対応バス/インターフェース: General。
29P29Digital_IO信号端子 P29(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P29。対応バス/インターフェース: General。
30P30Digital_IO信号端子 P30(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P30。対応バス/インターフェース: General。
31P31Digital_IO信号端子 P31(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P31。対応バス/インターフェース: General。
32P32Digital_IO信号端子 P32(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P32。対応バス/インターフェース: General。
33P33Digital_IO信号端子 P33(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P33。対応バス/インターフェース: General。
34P34Digital_IO信号端子 P34(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P34。対応バス/インターフェース: General。
35P35Digital_IO信号端子 P35(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P35。対応バス/インターフェース: General。
36P36Digital_IO信号端子 P36(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P36。対応バス/インターフェース: General。
37P37Digital_IO信号端子 P37(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P37。対応バス/インターフェース: General。
38P38Digital_IO信号端子 P38(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P38。対応バス/インターフェース: General。
39P39Digital_IO信号端子 P39(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P39。対応バス/インターフェース: General。
40P40Digital_IO信号端子 P40(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P40。対応バス/インターフェース: General。
41P41Digital_IO信号端子 P41(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P41。対応バス/インターフェース: General。
42P42Digital_IO信号端子 P42(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P42。対応バス/インターフェース: General。
43P43Digital_IO信号端子 P43(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P43。対応バス/インターフェース: General。
44P44Digital_IO信号端子 P44(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P44。対応バス/インターフェース: General。
45P45Digital_IO信号端子 P45(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P45。対応バス/インターフェース: General。
46P46Digital_IO信号端子 P46(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P46。対応バス/インターフェース: General。
47P47Digital_IO信号端子 P47(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P47。対応バス/インターフェース: General。
48P48Digital_IO信号端子 P48(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P48。対応バス/インターフェース: General。