ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32WLE5CBU6

STUFQFPN-48(7x7) · 49 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32WLE5CBU6 (UFQFPN-48(7x7))1PB32PB43PB54PB65PB768 -Jul -20207PA089 -Nov-20209PA210PA311VDD12PA413PA514PA615PA716PA817PA918NRST19PH3 BOOT0 -20RFI_P21RFI_N22RFO_LP23RFO_HP24VR_PA25VDDPA49EP48VSSSMPS47VLXSMPS46VDDSMPS45VFBSMPS44VDD43PA1542PA1441VDDA40PC15 - OSC3239PC14OSC32 IN38PC1337VBAT36PA1335PA1234PA1133PA1032PB1231PB230PB0VDD TCXO 29VDDRF1V5528VDDRF27OSC_OUT26OSC_INGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (ADC, PWM, SWD/JTAG)
2PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (SPI, I2C, ADC, SWD/JTAG)
3PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI)
4PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (UART)
5PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (I2C)
68 -Jul -2020I/OマルチプレクスI/O・ペリフェラル端子 8 -Jul -2020 (General)
7PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (PWM)
89 -Nov-2020I/OマルチプレクスI/O・ペリフェラル端子 9 -Nov-2020 (General)
9PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART)
10PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (UART, PWM)
11VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
12PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (SPI, RTC/CLK)
13PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, PWM)
14PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (SPI)
15PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (SPI, PWM)
16PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, SPI, RTC/CLK)
17PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, SPI, I2C, PWM)
18NRSTIシステムイネーブル・ハードウェアリセット (NRST)
19PH3 BOOT0 -I/OマルチプレクスI/O・ペリフェラル端子 PH3 BOOT0 - (General)
20RFI_PI/OマルチプレクスI/O・ペリフェラル端子 RFI_P (General)
21RFI_NI/OマルチプレクスI/O・ペリフェラル端子 RFI_N (General)
22RFO_LPI/OマルチプレクスI/O・ペリフェラル端子 RFO_LP (General)
23RFO_HPI/OマルチプレクスI/O・ペリフェラル端子 RFO_HP (General)
24VR_PAI/OマルチプレクスI/O・ペリフェラル端子 VR_PA (General)
25VDDPAPower電源供給入力 (VDDPA — 3.3V VDD (Max 4.0V))
26OSC_INI/OマルチプレクスI/O・ペリフェラル端子 OSC_IN (RTC/CLK)
27OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 OSC_OUT (RTC/CLK)
28VDDRFPower電源供給入力 (VDDRF — 3.3V VDD (Max 4.0V))
29VDDRF1V55Power電源供給入力 (VDDRF1V55 — 3.3V VDD (Max 4.0V))
30PB0VDD TCXO -_Power安定化電源出力 (PB0VDD TCXO -_ — 3.3V VDD (Max 4.0V))
31PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (SPI, ADC)
32PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (UART, SPI)
33PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (UART, SPI, I2C, ADC, DAC, RTC/CLK)
34PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (SPI, ADC, PWM)
35PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (I2C, ADC)
36PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (I2C, ADC, SWD/JTAG)
37VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
38PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (RTC/CLK)
39PC14OSC32 IN -_I/OマルチプレクスI/O・ペリフェラル端子 PC14OSC32 IN -_ (RTC/CLK)
40PC15 - OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15 - OSC32_OUT (RTC/CLK)
41VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
42PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (I2C, ADC, SWD/JTAG)
43PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (I2C, ADC, SWD/JTAG)
44VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
45VFBSMPSI/OマルチプレクスI/O・ペリフェラル端子 VFBSMPS (General)
46VDDSMPSPower電源供給入力 (VDDSMPS — 3.3V VDD (Max 4.0V))
47VLXSMPSI/OマルチプレクスI/O・ペリフェラル端子 VLXSMPS (General)
48VSSSMPSGNDグラウンド基準端子 (VSSSMPS)
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 PB3
I/O
マルチプレクスI/O・ペリフェラル端子 PB3 (ADC, PWM, SWD/JTAG)
設計上の注意点: Alt: JTDO/TRACESWO , TIM2_CH2SPI1SCK ,_ , RF_IRQ0USART1RTS ,_ , DEBUG_RFDTB1_ , CM4_EVENTOUT | Add: COMP1_INM , COMP2_INM , ADC_IN2 , TAMP IN3/WKUP3_
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32WLE5CBU6 (ST · UFQFPN-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32WLE5CBU6 (UFQFPN-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32WLE5CBU6 (UFQFPN-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32WLE5CBU6 (UFQFPN-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32WLE5CBU6 (UFQFPN-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
UFQFPN-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32WLE5CBU6 (UFQFPN-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32WLE5CBU6 (UFQFPN-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
STM32WLE5CBU / STM32WLE4C8U / STM32WLE5J8I シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P49 · p49_fig01パッケージ完全一致
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 9. UFQFPN48 pinout
Figure 9. UFQFPN48 pinout
P135 · p135_fig01パッケージ完全一致
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 31. UFQFPN48 - Recommended footprint
Figure 31. UFQFPN48 - Recommended footprint
P1 · p01_fig01881×483px
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Multiprotocol LPWAN 32-bit Arm® Cortex®-M4 MCUs, LoRa®,
Multiprotocol LPWAN 32-bit Arm® Cortex®-M4 MCUs, LoRa®,
P62 · p62_fig011546×1883px
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 13. Power supply scheme VBAT
Figure 13. Power supply scheme VBAT
P119 · p119_fig011547×641px
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 23. Typical connection diagram using the ADC
Figure 23. Typical connection diagram using the ADC
P138 · p138_fig011546×718px
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 34. UFBGA73 - Recommended footprint
Figure 34. UFBGA73 - Recommended footprint
P50 · p50_fig01パッケージ完全一致
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 10. UFBGA73 pinout [UFBGA-73]
Figure 10. UFBGA73 pinout [UFBGA-73]
P137 · p137_fig01パッケージ完全一致
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 33. UFBGA73 - Outline [UFBGA-73]
Figure 33. UFBGA73 - Outline [UFBGA-73]
P137 · p137_fig02パッケージ完全一致
STM32WLE5CBU6 (UFQFPN-48(7x7)) — 1. Drawing is not to scale. [UFBGA-73]
1. Drawing is not to scale. [UFBGA-73]
P139 · p139_fig01パッケージ完全一致
STM32WLE5CBU6 (UFQFPN-48(7x7)) — Figure 35. UFBGA73 marking example (package top view) [UFBGA-73]
Figure 35. UFBGA73 marking example (package top view) [UFBGA-73]

電気仕様 & 部品詳細スペック (STM32WLE5CBU6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32WLE5CBU6 (UFQFPN-48(7x7)) は 48 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 7.00 × 7.00 × 0.55 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8 V to 3.6 V、動作温度範囲 40 °C to +105 °C、UART, SPI, I2C, I2S, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40 °C to +105 °C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
150 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 27 本対応
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.55 mm (A1=0.04 mm)
パッケージ系列: QFN (UFQFPN-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, I2S, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (PH3 BOOT0 -)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.50×5.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — STM32WLE5CBU / STM32WLE4C8U / STM32WLE5J8I (4)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (UFQFPN-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.55 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
UFQFPN-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32WLE5CBU6 (UFQFPN-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32WLE5CBU6 (UFQFPN-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32WLE5CBU6 (UFQFPN-48(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.8 V to 3.6 V です。主なピン：1 (PB3: マルチプレクスI/O・ペリフェラル端子 PB3 (ADC, PWM, SWD/JTAG)), 2 (PB4: マルチプレクスI/O・ペリフェラル端子 PB4 (SPI, I2C, ADC, SWD/JTAG)), 3 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI)), 4 (PB6: マルチプレクスI/O・ペリフェラル端子 PB6 (UART)), 5 (PB7: マルチプレクスI/O・ペリフェラル端子 PB7 (I2C)), 6 (8 -Jul -2020: マルチプレクスI/O・ペリフェラル端子 8 -Jul -2020 (General))。

STM32WLE5CBU6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32WLE5CBU6 (UFQFPN-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.50 × 5.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

STM32WLE5CBU6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32WLE5CBU6 (ST, UFQFPN-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & STM32WLE5CBU / STM32WLE4C8U / STM32WLE5J8I シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB3。対応バス/インターフェース: ADC, PWM, SWD/JTAG。
2PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SDA, SPI1_MISOUSART1CTS。対応バス/インターフェース: SPI, I2C, ADC, SWD/JTAG。
3PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSIRFIRQ1。対応バス/インターフェース: UART, SPI。
4PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB6。対応バス/インターフェース: UART。
5PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB7。対応バス/インターフェース: I2C。
68 -Jul -2020Digital_IO信号端子 8 -Jul -2020（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: 8 -Jul -2020。対応バス/インターフェース: General。
7PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA0。対応バス/インターフェース: PWM。
89 -Nov-2020Digital_IO信号端子 9 -Nov-2020（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: 9 -Nov-2020。対応バス/インターフェース: General。
9PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA2。対応バス/インターフェース: UART。
10PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA3。対応バス/インターフェース: UART, PWM。
11VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
12PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSSUSART2CK。対応バス/インターフェース: SPI, RTC/CLK。
13PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MISOSPI1SCK。対応バス/インターフェース: SPI, PWM。
14PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISOLPUART1CTS。対応バス/インターフェース: SPI。
15PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSICOMP2OUT。対応バス/インターフェース: SPI, PWM。
16PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK。対応バス/インターフェース: UART, SPI, RTC/CLK。
17PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_NSS, I2C1_SCL, SPI2_SCK。対応バス/インターフェース: UART, SPI, I2C, PWM。
18NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
19PH3 BOOT0 -Digital_IO信号端子 PH3 BOOT0 -（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH3 BOOT0 -。対応バス/インターフェース: General。
20RFI_PRF_50Ohm信号端子 RFI_P（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: RFI_P。対応バス/インターフェース: General。
21RFI_NRF_50Ohm信号端子 RFI_N（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: RFI_N。対応バス/インターフェース: General。
22RFO_LPRF_50Ohm信号端子 RFO_LP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: RFO_LP。対応バス/インターフェース: General。
23RFO_HPRF_50Ohm信号端子 RFO_HP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: RFO_HP。対応バス/インターフェース: General。
24VR_PADigital_IO信号端子 VR_PA（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VR_PA。対応バス/インターフェース: General。
25VDDPAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDPA、最大定格: 4.0V) です。
26OSC_INDigital_IO信号端子 OSC_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: OSC_IN。対応バス/インターフェース: RTC/CLK。
27OSC_OUTDigital_IO信号端子 OSC_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: OSC_OUT。対応バス/インターフェース: RTC/CLK。
28VDDRFPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDRF、最大定格: 4.0V) です。
29VDDRF1V55Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDRF1V55、最大定格: 4.0V) です。
30PB0VDD TCXO -_Power_Out3.3V VDD (Max 4.0V) 電源ドメインで動作する安定化出力端子 (PB0VDD TCXO -_、最大定格: 4.0V) です。
31PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS。対応バス/インターフェース: SPI, ADC。
32PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_NSS。対応バス/インターフェース: UART, SPI。
33PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDA, SPI2_MOSI。対応バス/インターフェース: UART, SPI, I2C, ADC, DAC, RTC/CLK。
34PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISOUSART1CTS。対応バス/インターフェース: SPI, ADC, PWM。
35PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA12。対応バス/インターフェース: I2C, ADC。
36PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SMBA。対応バス/インターフェース: I2C, ADC, SWD/JTAG。
37VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
38PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC13。対応バス/インターフェース: RTC/CLK。
39PC14OSC32 IN -_Digital_IO信号端子 PC14OSC32 IN -_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC14OSC32 IN -_。対応バス/インターフェース: RTC/CLK。
40PC15 - OSC32_OUTDigital_IO信号端子 PC15 - OSC32_OUT（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC15 - OSC32_OUT。対応バス/インターフェース: RTC/CLK。
41VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
42PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SMBA。対応バス/インターフェース: I2C, ADC, SWD/JTAG。
43PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA15。対応バス/インターフェース: I2C, ADC, SWD/JTAG。
44VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
45VFBSMPSDigital_IO信号端子 VFBSMPS（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VFBSMPS。対応バス/インターフェース: General。
46VDDSMPSPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDSMPS、最大定格: 4.0V) です。
47VLXSMPSDigital_IO信号端子 VLXSMPS（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VLXSMPS。対応バス/インターフェース: General。
48VSSSMPSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSSMPS) です。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード