ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
STM32F301K8U6 (UFQFPN-32(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F301K8U6

STUFQFPN-32(5x5) · 33 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · STM32F301K8U6 (UFQFPN-32(5x5))1VDD_12PF0OSC IN(PF3PF1OSC OUT(P4NRST5VDDA/VREF+6VSSA/VREF -7PA0 TAMPER2W8PA19PA210PA311PA412PA513PA614PA715PB016VSS_217VDD_233EP32VSS_131BOOT030PB729PB628PB527PB426PB325PA1524PA1423PA1322PA1221PA1120PA1019PA918PA8Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (33/33)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDD_1PowerVersorgungsspannungseingang (VDD_1 — 3.3V VDD (Max 4.0V))
2PF0OSC IN(PF0)_I/OMultiplex-I/O- & Peripherie-Pin PF0OSC IN(PF0)_ (SPI, I2C, PWM)
3PF1OSC OUT(PF1)_I/OMultiplex-I/O- & Peripherie-Pin PF1OSC OUT(PF1)_ (SPI, I2C)
4NRSTISystemfreigabe & Hardware-Reset (NRST)
5VDDA/VREF+PowerVersorgungsspannungseingang (VDDA/VREF+ — 3.3V VDD (Max 4.0V))
6VSSA/VREF -GNDMasseanschluss (VSSA/VREF -)
7PA0 TAMPER2WKUP1 - -I/OMultiplex-I/O- & Peripherie-Pin PA0 TAMPER2WKUP1 - - (General)
8PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (UART, RTC/CLK)
9PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (UART)
10PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (UART)
11PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (UART, SPI)
12PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
13PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
14PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (PWM)
15PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (General)
16VSS_2GNDMasseanschluss (VSS_2)
17VDD_2PowerVersorgungsspannungseingang (VDD_2 — 3.3V VDD (Max 4.0V))
18PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (UART, I2C, RTC/CLK)
19PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (UART, I2C, PWM)
20PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (SPI, I2C, PWM)
21PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (UART, SPI)
22PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (UART)
23PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (UART, SWD/JTAG)
24PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (UART, I2C, SWD/JTAG)
25PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (SPI, SWD/JTAG)
26PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (UART, SPI, SWD/JTAG)
27PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (UART, SPI)
28PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (SPI, I2C)
29PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (I2C)
30PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (I2C)
31BOOT0IReiner Eingangs-Pin BOOT0 (General)
32VSS_1GNDMasseanschluss (VSS_1)
33EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDD_1
Power
Versorgungsspannungseingang (VDD_1 — 3.3V VDD (Max 4.0V))
Designhinweis: 数字电源
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: STM32F301K8U6 (ST · UFQFPN-32(5x5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
STM32F301K8U6 (UFQFPN-32(5x5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
STM32F301K8U6 (UFQFPN-32(5x5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (33 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
STM32F301K8U6 (UFQFPN-32(5x5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
STM32F301K8U6 (UFQFPN-32(5x5)) - 4. Gehäuseabmessungen (D×E×A)
UFQFPN-32(5x5) · 5.00×5.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
STM32F301K8U6 (UFQFPN-32(5x5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (33 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
STM32F301K8U6 (UFQFPN-32(5x5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für STM32F301
P31 · p31_fig01EXAKTES GEHÄUSE
STM32F301K8U6 (UFQFPN-32(5x5)) — 图 4. STM32F301x6/8 UFQFN32 引脚排列
图 4. STM32F301x6/8 UFQFN32 引脚排列
P1 · p01_fig01881×423px
STM32F301K8U6 (UFQFPN-32(5x5)) — - VDD、VDDA 电压范围：2.0 至3.6 V - 开机/ 关机复位（POR/PDR） - 可编程电压检测器 (PVD) - 低功耗：睡眠、停止、待机 - VBAT 为 RTC 和备份寄存器供电
- VDD、VDDA 电压范围：2.0 至3.6 V - 开机/ 关机复位（POR/PDR） - 可编程电压检测器 (PVD) - 低功耗：睡眠、停止、待机 - VBAT 为 RTC 和备份寄存器供电
P1 · p01_fig02883×285px
STM32F301K8U6 (UFQFPN-32(5x5)) — • 1 单元运算放大器，可用于PGA 模式，所有终 端访问的模拟供电为2.4 至3.6 V
• 1 单元运算放大器，可用于PGA 模式，所有终 端访问的模拟供电为2.4 至3.6 V
P75 · p75_fig011546×763px
STM32F301K8U6 (UFQFPN-32(5x5)) — 图 16. 采用 8 MHz 晶振的典型应用
图 16. 采用 8 MHz 晶振的典型应用
P77 · p77_fig011546×709px
STM32F301K8U6 (UFQFPN-32(5x5)) — 图 17. 采用 32.768 kHz 晶振的典型应用
图 17. 采用 32.768 kHz 晶振的典型应用
P31 · p31_fig02Alle Gehäuse im PDF
STM32F301K8U6 (UFQFPN-32(5x5)) — 图 5. STM32F301x6/8 LQFP48 引脚排列
图 5. STM32F301x6/8 LQFP48 引脚排列

Elektrische Spezifikationen & Bauteildetails (STM32F301K8U6)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Eingebetteter Mikrocontroller (MCU)
Detaillierte Übersicht:STM32F301K8U6 (UFQFPN-32(5x5)) ist ein 32-poliges Eingebetteter Mikrocontroller (MCU) mit den Gehäuseabmessungen 5.00 × 5.00 × 0.60 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 3.0V ~ 3.6V (Typ 3.3V) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
32 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.60 mm (A1=0.03 mm)
Gehäusefamilie: QFN (UFQFPN-32(5x5))
Pinanzahl & RastermaßN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (BOOT0): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol33 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint33 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.45×3.45mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (UFQFPN-32(5x5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.60mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
UFQFPN-32(5x5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — STM32F301K8U6 (UFQFPN-32(5x5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des STM32F301K8U6 (UFQFPN-32(5x5))?

Das Bauteil STM32F301K8U6 von ST im UFQFPN-32(5x5)-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDD_1: Versorgungsspannungseingang (VDD_1 — 3.3V VDD (Max 4.0V))), 2 (PF0OSC IN(PF0)_: Multiplex-I/O- & Peripherie-Pin PF0OSC IN(PF0)_ (SPI, I2C, PWM)), 3 (PF1OSC OUT(PF1)_: Multiplex-I/O- & Peripherie-Pin PF1OSC OUT(PF1)_ (SPI, I2C)), 4 (NRST: Systemfreigabe & Hardware-Reset (NRST)), 5 (VDDA/VREF+: Versorgungsspannungseingang (VDDA/VREF+ — 3.3V VDD (Max 4.0V))), 6 (VSSA/VREF -: Masseanschluss (VSSA/VREF -)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der STM32F301K8U6?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des STM32F301K8U6 (UFQFPN-32(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.45 × 3.45 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für STM32F301K8U6 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für STM32F301K8U6 (ST, UFQFPN-32(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & STM32F301 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDD_1Power_InPositiver Versorgungseingang (VDD_1) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
2PF0OSC IN(PF0)_Digital_IOSignalanschluss PF0OSC IN(PF0)_ (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C2_SDA, SPI2_NSS. Unterstützte Bus-Schnittstellen: SPI, I2C, PWM.
3PF1OSC OUT(PF1)_Digital_IOSignalanschluss PF1OSC OUT(PF1)_ (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C2_SCL, SPI2_SCK. Unterstützte Bus-Schnittstellen: SPI, I2C.
4NRSTDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (NRST): Low-Pegel setzt Prozessorkern und Peripherie zurück.
5VDDA/VREF+Power_InPositiver Versorgungseingang (VDDA/VREF+) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
6VSSA/VREF -GNDElektrischer 0V-Masserückführungsanschluss (VSSA/VREF -) für Kernlogik, I/O-Treiber und Analogblöcke.
7PA0 TAMPER2WKUP1 - -Digital_IOSignalanschluss PA0 TAMPER2WKUP1 - - (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA0 TAMPER2WKUP1 - -. Unterstützte Bus-Schnittstellen: General.
8PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: UART, RTC/CLK.
9PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: UART.
10PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: UART.
11PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI3_NSS. Unterstützte Bus-Schnittstellen: UART, SPI.
12PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
13PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
14PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: PWM.
15PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: General.
16VSS_2GNDElektrischer 0V-Masserückführungsanschluss (VSS_2) für Kernlogik, I/O-Treiber und Analogblöcke.
17VDD_2Power_InPositiver Versorgungseingang (VDD_2) im Spannungsbereich 3.3V VDD (Max 4.0V) (Max. 4.0V).
18PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C3_SCL, I2C2_SMBAL. Unterstützte Bus-Schnittstellen: UART, I2C, RTC/CLK.
19PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C2_SCL. Unterstützte Bus-Schnittstellen: UART, I2C, PWM.
20PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: I2C2_SDA, SPI2_MISO. Unterstützte Bus-Schnittstellen: SPI, I2C, PWM.
21PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI2_MOSI. Unterstützte Bus-Schnittstellen: UART, SPI.
22PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: UART.
23PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: UART, SWD/JTAG.
24PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: UART, I2C, SWD/JTAG.
25PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI3_NSS. Unterstützte Bus-Schnittstellen: SPI, SWD/JTAG.
26PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI3_SCK. Unterstützte Bus-Schnittstellen: UART, SPI, SWD/JTAG.
27PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI3_MISO. Unterstützte Bus-Schnittstellen: UART, SPI.
28PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: SPI3_MOSI. Unterstützte Bus-Schnittstellen: SPI, I2C.
29PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: I2C.
30PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: I2C.
31BOOT0Digital_IOSignalanschluss BOOT0 (Richtung: I, Spannungsbereich: 3.3V VDD (Max 4.0V)). Alternative Multiplex-Funktionen: BOOT0. Unterstützte Bus-Schnittstellen: General.
32VSS_1GNDElektrischer 0V-Masserückführungsanschluss (VSS_1) für Kernlogik, I/O-Treiber und Analogblöcke.
33EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload