ChipDocs.org
⌘K
2284 部品PDFアップロード
ATXMEGA256C3-AUR (TQFP-64(14x14)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATXMEGA256C3-AUR

MICROCHIPID: C219161TQFP-64(14x14) · 64 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATXMEGA256C3-AUR (TQFP-64(14x14))1IO12IO233V34NC5IO26IO37NC8PB29PB310CLK4X11–12PB613PB714GND15VCC16PC017PC118PC219PC320PC421PC522PC623PC724GND25VCC26PD027PD128PD229PD330PD431PD532PD664PA263PA162PA061AVCC60GND59PR158PR057#RESET/PDI56PDI55PF754PF653VCC52GND51PF550PF449PF348PF247PF146PF045VCC44GND43PE742PE641PE540PE439PE338PE237PE136PE035VCC34GND33PD7Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=14.00mm · Pitch e=0.80mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3Dモデル
パッケージ外形: 14.00mm × 14.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1IO1I/OGeneral Purpose Digital I/O Pin IO1
2IO2I/OGeneral Purpose Digital I/O Pin IO2
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNCNo Connect (Leave Floating)
5IO2I/OGPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNCNo Connect (Leave Floating)
8PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
9PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
10CLK4XI/OマルチプレクスI/O・ペリフェラル端子 CLK4X (General)
11–I/OマルチプレクスI/O・ペリフェラル端子 – (General)
12PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
13PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
14GNDGNDグラウンド基準端子 (GND)
15VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
16PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
17PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
18PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
19PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
20PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
21PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
22PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
23PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
24GNDGNDグラウンド基準端子 (GND)
25VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
26PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
27PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
28PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
29PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
30PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
31PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
32PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
33PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
34GNDGNDグラウンド基準端子 (GND)
35VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
36PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (General)
37PE1I/OマルチプレクスI/O・ペリフェラル端子 PE1 (General)
38PE2I/OマルチプレクスI/O・ペリフェラル端子 PE2 (General)
39PE3I/OマルチプレクスI/O・ペリフェラル端子 PE3 (General)
40PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
41PE5I/OマルチプレクスI/O・ペリフェラル端子 PE5 (General)
42PE6I/OマルチプレクスI/O・ペリフェラル端子 PE6 (General)
43PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
44GNDGNDグラウンド基準端子 (GND)
45VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
46PF0I/OマルチプレクスI/O・ペリフェラル端子 PF0 (General)
47PF1I/OマルチプレクスI/O・ペリフェラル端子 PF1 (General)
48PF2I/OマルチプレクスI/O・ペリフェラル端子 PF2 (General)
49PF3I/OマルチプレクスI/O・ペリフェラル端子 PF3 (General)
50PF4I/OマルチプレクスI/O・ペリフェラル端子 PF4 (General)
51PF5I/OマルチプレクスI/O・ペリフェラル端子 PF5 (General)
52GNDGNDグラウンド基準端子 (GND)
53VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
54PF6I/OマルチプレクスI/O・ペリフェラル端子 PF6 (General)
55PF7I/OマルチプレクスI/O・ペリフェラル端子 PF7 (General)
56PDII/OマルチプレクスI/O・ペリフェラル端子 PDI (General)
57#RESET/PDIIシステムイネーブル・ハードウェアリセット (#RESET/PDI)
58PR0I/OマルチプレクスI/O・ペリフェラル端子 PR0 (General)
59PR1I/OマルチプレクスI/O・ペリフェラル端子 PR1 (General)
60GNDGNDグラウンド基準端子 (GND)
61AVCCPower電源供給入力 (AVCC — 3.3V / 5.0V Standard Logic)
62PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
63PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
64PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
PIN 1 IO1
I/O
General Purpose Digital I/O Pin IO1
設計上の注意点: 3.3V logic domain (3.6V absolute max), 40mA max drive current.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 4 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATXMEGA256C3-AUR (MICROCHIP · TQFP-64(14x14))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATXMEGA256C3-AUR (TQFP-64(14x14)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATXMEGA256C3-AUR (TQFP-64(14x14)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATXMEGA256C3-AUR (TQFP-64(14x14)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATXMEGA256C3-AUR (TQFP-64(14x14)) - 4. パッケージ外形寸法図 (D×E×A)
TQFP-64(14x14) · 14.00×14.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATXMEGA256C3-AUR (TQFP-64(14x14)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATXMEGA256C3-AUR (TQFP-64(14x14)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (4 点 · 1/1 ページ)
ATXMEGA256C3 シリーズの切り抜きなし原本図面 4 点中 1–4 点目を表示
P76 · p76_fig01444×362px
ATXMEGA256C3-AUR (TQFP-64(14x14)) — Figure 7-2. Crystal Oscillator Connection
Figure 7-2. Crystal Oscillator Connection
P76 · p76_fig02482×329px
ATXMEGA256C3-AUR (TQFP-64(14x14)) — Figure 7-3. External Clock Drive Configuration
Figure 7-3. External Clock Drive Configuration
P77 · p77_fig011998×484px
ATXMEGA256C3-AUR (TQFP-64(14x14)) — Figure 7-5. System Clock Selection and Prescalers
Figure 7-5. System Clock Selection and Prescalers
P77 · p77_fig01P77
ATXMEGA256C3-AUR (TQFP-64(14x14)) — Datasheet Page 77 (p77_fig01)
Datasheet Page 77 (p77_fig01)

電気仕様 & 部品詳細スペック (ATXMEGA256C3-AUR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATXMEGA256C3-AUR (TQFP-64(14x14)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 14.00 × 14.00 × 1.20 mm（ピンピッチ e = 0.80 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, ADC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
14.00 × 14.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (TQFP-64(14x14))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, ADC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TQFP-64(14x14))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
14.00 × 14.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.80mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
TQFP-64(14x14)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATXMEGA256C3-AUR (TQFP-64(14x14))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATXMEGA256C3-AUR (TQFP-64(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATXMEGA256C3-AUR (TQFP-64(14x14) パッケージ) は全 64 ピン構成で、ピンピッチは 0.80 mm です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (IO2: GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。

ATXMEGA256C3-AUR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATXMEGA256C3-AUR (TQFP-64(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.80 mm、合計 64 パッドで構成されています。

ATXMEGA256C3-AUR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATXMEGA256C3-AUR (MICROCHIP, TQFP-64(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & ATXMEGA256C3 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1IO1Digital_IOGeneral Purpose Digital I/O Pin IO1
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNo_ConnectNo Connect (Leave Floating)
5IO2Digital_IOGPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNo_ConnectNo Connect (Leave Floating)
8PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
9PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
10CLK4XDigital_IO信号端子 CLK4X（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK4X。対応バス/インターフェース: General。
11–Digital_IO信号端子 –（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: –。対応バス/インターフェース: General。
12PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
13PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
14GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
15VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
16PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
17PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
18PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
19PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
20PC4Digital_IO信号端子 PC4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4。対応バス/インターフェース: General。
21PC5Digital_IO信号端子 PC5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5。対応バス/インターフェース: General。
22PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
23PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
24GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
25VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
26PD0Digital_IO信号端子 PD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
27PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
28PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
29PD3Digital_IO信号端子 PD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
30PD4Digital_IO信号端子 PD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
31PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
32PD6Digital_IO信号端子 PD6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
33PD7Digital_IO信号端子 PD7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
34GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
35VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
36PE0Digital_IO信号端子 PE0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE0。対応バス/インターフェース: General。
37PE1Digital_IO信号端子 PE1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE1。対応バス/インターフェース: General。
38PE2Digital_IO信号端子 PE2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE2。対応バス/インターフェース: General。
39PE3Digital_IO信号端子 PE3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
40PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
41PE5Digital_IO信号端子 PE5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE5。対応バス/インターフェース: General。
42PE6Digital_IO信号端子 PE6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE6。対応バス/インターフェース: General。
43PE7Digital_IO信号端子 PE7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PE7。対応バス/インターフェース: General。
44GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
45VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
46PF0Digital_IO信号端子 PF0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF0。対応バス/インターフェース: General。
47PF1Digital_IO信号端子 PF1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF1。対応バス/インターフェース: General。
48PF2Digital_IO信号端子 PF2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF2。対応バス/インターフェース: General。
49PF3Digital_IO信号端子 PF3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF3。対応バス/インターフェース: General。
50PF4Digital_IO信号端子 PF4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF4。対応バス/インターフェース: General。
51PF5Digital_IO信号端子 PF5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF5。対応バス/インターフェース: General。
52GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
53VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
54PF6Digital_IO信号端子 PF6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF6。対応バス/インターフェース: General。
55PF7Digital_IO信号端子 PF7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PF7。対応バス/インターフェース: General。
56PDIDigital_IO信号端子 PDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PDI。対応バス/インターフェース: General。
57#RESET/PDIDigital_IOローアクティブ・ハードウェアリセット端子 (#RESET/PDI)：Lowに引くことでコアと全ペリフェラルを初期化します。
58PR0Digital_IO信号端子 PR0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PR0。対応バス/インターフェース: General。
59PR1Digital_IO信号端子 PR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PR1。対応バス/インターフェース: General。
60GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
61AVCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVCC、最大定格: 5.5V) です。
62PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
63PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
64PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード