ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
ATWILC1000B-UU-T (WLCSP-55) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATWILC1000B-UU-T

MICROCHIPID: C1558351WLCSP-55 · 55 chân · Pitch 0.35mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · ATWILC1000B-UU-T (WLCSP-55)A1GPIO6A2I2C_SCLA3RESETNA4XO_NA5GND_SXDIGA6VDD_SXDIGA7VDDIO_AB1GPIO16B2GPIO5B3I2C_SDAB4XO_PB5GND_IOB6TP_NB7VDD_RFRX_B8NCC1VDDCC2GPIO15C3GPIO17C4GPIO18C5GPIO13C6TP_PC7GND_RFRX_D1VDDIOD2TEST_MODED3GPIO4D7VDD_BATTPA_D8GND_BATTPPA_E1VSSH8VDD_AMSH7GPIO11H6VDDCH5VDDIOH4VSSH3SD CMD/_ SPIH2VBATT_BUCKH1VSWG8TX_NG7SDIO_SPICFG_G6GPIO12G5SD DAT2/_ SPG4SD DAT1/_ SPG3SD DAT0/_ SPG2SD_CLKG1GND_BUCKF8TX_PF7GND_AMSF6GPIO0/ HOST_F5GPIO2/IRQNF4SD_DAT3F3VREG_BUCKF2CHIP_ENF1GND_BIASE7GND_BATTPA_E3GPIO3E2GPIO1/RTC_CLGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.840.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6mm
2. FOOTPRINT 2D
D3D2D7D1D8E1E7E2E3C1C7C2C6C3C5C4B8B1B7B2B6B3B5B4A1A7A2A6A3A5A4F4F5F3F6F2F7F1F8G4G5G3G6G2G7G1G8H4H5H3H6H2H7H1H8E=3.20mm · Pitch e=0.35mmD=3.20mm-3-2-101233210-1-2-3mm
3. MÔ HÌNH 3D
Kích thước vỏ: 3.20mm × 3.20mm · Pitch: 0.35mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (55/55)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
A1GPIO6I/OChân Đa năng Vào/Ra & Ngoại vi GPIO6 (UART, SPI)
A2I2C_SCLI/OChân Đa năng Vào/Ra & Ngoại vi I2C_SCL (I2C)
A3RESETNIChân Khởi động lại / Kích hoạt Hệ thống (RESETN)
A4XO_NI/OChân Đa năng Vào/Ra & Ngoại vi XO_N (RTC/CLK)
A5GND_SXDIGGNDChân Mass Tham chiếu (GND_SXDIG)
A6VDD_SXDIGPowerChân cấp nguồn dương (VDD_SXDIG — 3.3V / 5.0V Standard Logic)
A7VDDIO_APowerChân cấp nguồn dương (VDDIO_A — 3.3V / 5.0V Standard Logic)
B1GPIO16I/OChân Đa năng Vào/Ra & Ngoại vi GPIO16 (General)
B2GPIO5I/OChân Đa năng Vào/Ra & Ngoại vi GPIO5 (UART, SPI)
B3I2C_SDAI/OChân Đa năng Vào/Ra & Ngoại vi I2C_SDA (I2C)
B4XO_PI/OChân Đa năng Vào/Ra & Ngoại vi XO_P (RTC/CLK)
B5GND_IOGNDChân Mass Tham chiếu (GND_IO)
B6TP_NI/OChân Đa năng Vào/Ra & Ngoại vi TP_N (General)
B7VDD_RFRX_PowerChân cấp nguồn dương (VDD_RFRX_ — 3.3V / 5.0V Standard Logic)
B8NCI/OChân Đa năng Vào/Ra & Ngoại vi NC (General)
C1VDDCPowerChân cấp nguồn dương (VDDC — 3.3V / 5.0V Standard Logic)
C2GPIO15I/OChân Đa năng Vào/Ra & Ngoại vi GPIO15 (General)
C3GPIO17I/OChân Đa năng Vào/Ra & Ngoại vi GPIO17 (General)
C4GPIO18I/OChân Đa năng Vào/Ra & Ngoại vi GPIO18 (General)
C5GPIO13I/OChân Đa năng Vào/Ra & Ngoại vi GPIO13 (General)
C6TP_PI/OChân Đa năng Vào/Ra & Ngoại vi TP_P (General)
C7GND_RFRX_GNDChân Mass Tham chiếu (GND_RFRX_)
D1VDDIOPowerChân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic)
D2TEST_MODEI/OChân Đa năng Vào/Ra & Ngoại vi TEST_MODE (General)
D3GPIO4I/OChân Đa năng Vào/Ra & Ngoại vi GPIO4 (SPI)
D7VDD_BATTPA_PowerChân cấp nguồn dương (VDD_BATTPA_ — 3.3V / 5.0V Standard Logic)
D8GND_BATTPPA_GNDChân Mass Tham chiếu (GND_BATTPPA_)
E1VSSGNDChân Mass Tham chiếu (VSS)
E2GPIO1/RTC_CLKI/OChân Đa năng Vào/Ra & Ngoại vi GPIO1/RTC_CLK (RTC/CLK)
E3GPIO3I/OChân Đa năng Vào/Ra & Ngoại vi GPIO3 (SPI)
E7GND_BATTPA_GNDChân Mass Tham chiếu (GND_BATTPA_)
F1GND_BIASGNDChân Mass Tham chiếu (GND_BIAS)
F2CHIP_ENI/OChân Đa năng Vào/Ra & Ngoại vi CHIP_EN (General)
F3VREG_BUCKPowerChân cấp nguồn dương (VREG_BUCK — 3.3V / 5.0V Standard Logic)
F4SD_DAT3I/OChân Đa năng Vào/Ra & Ngoại vi SD_DAT3 (General)
F5GPIO2/IRQNI/OChân Đa năng Vào/Ra & Ngoại vi GPIO2/IRQN (General)
F6GPIO0/ HOST_WAKEI/OChân Đa năng Vào/Ra & Ngoại vi GPIO0/ HOST_WAKE (General)
F7GND_AMSGNDChân Mass Tham chiếu (GND_AMS)
F8TX_PI/OChân Đa năng Vào/Ra & Ngoại vi TX_P (General)
G1GND_BUCKGNDChân Mass Tham chiếu (GND_BUCK)
G2SD_CLKI/OChân Đa năng Vào/Ra & Ngoại vi SD_CLK (General)
G3SD DAT0/_ SPI_TXDI/OChân Đa năng Vào/Ra & Ngoại vi SD DAT0/_ SPI_TXD (UART, SPI)
G4SD DAT1/_ SPI_SSNI/OChân Đa năng Vào/Ra & Ngoại vi SD DAT1/_ SPI_SSN (SPI)
G5SD DAT2/_ SPI_RXDI/OChân Đa năng Vào/Ra & Ngoại vi SD DAT2/_ SPI_RXD (UART, SPI)
G6GPIO12I/OChân Đa năng Vào/Ra & Ngoại vi GPIO12 (General)
G7SDIO_SPICFG_I/OChân Đa năng Vào/Ra & Ngoại vi SDIO_SPICFG_ (SPI)
G8TX_NI/OChân Đa năng Vào/Ra & Ngoại vi TX_N (General)
H1VSWI/OChân Đa năng Vào/Ra & Ngoại vi VSW (General)
H2VBATT_BUCKPowerChân cấp nguồn dương (VBATT_BUCK — 3.3V / 5.0V Standard Logic)
H3SD CMD/_ SPI_SCKI/OChân Đa năng Vào/Ra & Ngoại vi SD CMD/_ SPI_SCK (SPI)
H4VSSGNDChân Mass Tham chiếu (VSS)
H5VDDIOPowerChân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic)
H6VDDCPowerChân cấp nguồn dương (VDDC — 3.3V / 5.0V Standard Logic)
H7GPIO11I/OChân Đa năng Vào/Ra & Ngoại vi GPIO11 (General)
H8VDD_AMSPowerChân cấp nguồn dương (VDD_AMS — 3.3V / 5.0V Standard Logic)
PIN A1 GPIO6
I/O
Chân Đa năng Vào/Ra & Ngoại vi GPIO6 (UART, SPI)
Lưu ý thiết kế: GPIO6/ SPI_RXDFlash_
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 8 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: ATWILC1000B-UU-T (MICROCHIP · WLCSP-55)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
ATWILC1000B-UU-T (WLCSP-55) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
ATWILC1000B-UU-T (WLCSP-55) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (55 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
ATWILC1000B-UU-T (WLCSP-55) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
ATWILC1000B-UU-T (WLCSP-55) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
WLCSP-55 · 3.20×3.20mm · Pitch 0.35mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
ATWILC1000B-UU-T (WLCSP-55) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (55 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
ATWILC1000B-UU-T (WLCSP-55) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (8 hình · Trang 1/1)
Hiển thị hình 1–8 trên 8 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip ATWILC1000B
P7 · p07_fig01ĐÚNG KIỂU VỎ
ATWILC1000B-UU-T (WLCSP-55) — Figure 3-2. WLCSP Package Pin Assignment
Figure 3-2. WLCSP Package Pin Assignment
P1 · p01_fig01456×280px
ATWILC1000B-UU-T (WLCSP-55) — ATWILC1000B-MUT IEEE® 802.11 b/g/n Link Controller
ATWILC1000B-MUT IEEE® 802.11 b/g/n Link Controller
P6 · p06_fig011415×1284px
ATWILC1000B-UU-T (WLCSP-55) — Figure 3-1. Pin Assignment
Figure 3-1. Pin Assignment
P7 · p07_fig01P7
ATWILC1000B-UU-T (WLCSP-55) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P41 · p41_fig011063×2048px
ATWILC1000B-UU-T (WLCSP-55) — Figure 10-1. ATWILC1000B Reference Schematic
Figure 10-1. ATWILC1000B Reference Schematic
P41 · p41_fig01P41
ATWILC1000B-UU-T (WLCSP-55) — Datasheet Page 41 (p41_fig01)
Datasheet Page 41 (p41_fig01)
P44 · p44_fig011168×816px
ATWILC1000B-UU-T (WLCSP-55) — Figure 11-1. Solder Reflow Profile
Figure 11-1. Solder Reflow Profile
P46 · p46_fig011929×1782px
ATWILC1000B-UU-T (WLCSP-55) — Document Revision History
Document Revision History

Thông số Kỹ thuật & Chi tiết Linh kiện (ATWILC1000B-UU-T)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:ATWILC1000B-UU-T (WLCSP-55) là linh kiện điện tử & kết nối tiêu chuẩn 55 chân, kích thước bao hình cơ khí 3.20 × 3.20 × 0.55 mm (bước chân e = 0.35 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C to +85°C, tích hợp giao thức Wi-Fi, UART, SPI, I2C, SDIO, RTC/CLK.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C to +85°C
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
26 MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
3.20 × 3.20 × 0.55 mm (A1=0.18 mm)
Họ đóng gói: WLCSP (WLCSP-55)
Số lượng chân & Bước chânN / e
55 Pins | Pitch e = 0.35 mm (13.8 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Wi-Fi, UART, SPI, I2C, SDIO, RTC/CLK
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol55 chân phân nhóm tự động
OK
IPC-7351B Land Pattern55 pads · Pitch 0.35mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (WLCSP-55)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
3.20 × 3.20 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.55mm · e=0.35mm
Kích thước Pad (W × L)Level B
0.17 × 0.17 mm
Số chân / Tổng số PadTopology
55P / 55Pad (BGA_GRID)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
WLCSP-55
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — ATWILC1000B-UU-T (WLCSP-55)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của ATWILC1000B-UU-T (WLCSP-55) như thế nào?

Linh kiện ATWILC1000B-UU-T do MICROCHIP sản xuất đóng gói kiểu WLCSP-55 gồm 55 chân với bước chân (pitch) 0.35 mm. Các chân tiêu biểu gồm: A1 (GPIO6: Chân Đa năng Vào/Ra & Ngoại vi GPIO6 (UART, SPI)), A2 (I2C_SCL: Chân Đa năng Vào/Ra & Ngoại vi I2C_SCL (I2C)), A3 (RESETN: Chân Khởi động lại / Kích hoạt Hệ thống (RESETN)), A4 (XO_N: Chân Đa năng Vào/Ra & Ngoại vi XO_N (RTC/CLK)), A5 (GND_SXDIG: Chân Mass Tham chiếu (GND_SXDIG)), A6 (VDD_SXDIG: Chân cấp nguồn dương (VDD_SXDIG — 3.3V / 5.0V Standard Logic)).

Kích thước Footprint chuẩn IPC-7351B của ATWILC1000B-UU-T là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ ATWILC1000B-UU-T (WLCSP-55) có kích thước danh định 3.20 × 3.20 mm, bước chân e = 0.35 mm, tổng số 55 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho ATWILC1000B-UU-T ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của ATWILC1000B-UU-T (MICROCHIP, WLCSP-55) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (55 chân) & Liên kết Biến thể Họ ATWILC1000BMở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
A1GPIO6Digital_IOChân tín hiệu GPIO6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_RXDFLASH_. Giao thức hỗ trợ: UART, SPI.
A2I2C_SCLDigital_IOChân tín hiệu I2C_SCL (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): I2C_SCL. Giao thức hỗ trợ: I2C.
A3RESETNDigital_IOChân Reset hệ thống mức tích cực thấp (RESETN — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi.
A4XO_NDigital_IOChân tín hiệu XO_N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XO_N. Giao thức hỗ trợ: RTC/CLK.
A5GND_SXDIGGNDChân nối đất (GND_SXDIG — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
A6VDD_SXDIGPower_InChân cấp nguồn dương (VDD_SXDIG) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
A7VDDIO_APower_InChân cấp nguồn dương (VDDIO_A) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
B1GPIO16Digital_IOChân tín hiệu GPIO16 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO16. Giao thức hỗ trợ: General.
B2GPIO5Digital_IOChân tín hiệu GPIO5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_TXDFLASH_. Giao thức hỗ trợ: UART, SPI.
B3I2C_SDADigital_IOChân tín hiệu I2C_SDA (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): I2C_SDA. Giao thức hỗ trợ: I2C.
B4XO_PDigital_IOChân tín hiệu XO_P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XO_P. Giao thức hỗ trợ: RTC/CLK.
B5GND_IOGNDChân nối đất (GND_IO — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
B6TP_NNCChân tín hiệu TP_N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TP_N. Giao thức hỗ trợ: General.
B7VDD_RFRX_Power_InChân cấp nguồn dương (VDD_RFRX_) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
B8NCNCChân tín hiệu NC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): NC. Giao thức hỗ trợ: General.
C1VDDCPower_InChân cấp nguồn dương (VDDC) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
C2GPIO15Digital_IOChân tín hiệu GPIO15 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO15. Giao thức hỗ trợ: General.
C3GPIO17Digital_IOChân tín hiệu GPIO17 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO17. Giao thức hỗ trợ: General.
C4GPIO18Digital_IOChân tín hiệu GPIO18 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO18. Giao thức hỗ trợ: General.
C5GPIO13Digital_IOChân tín hiệu GPIO13 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO13. Giao thức hỗ trợ: General.
C6TP_PNCChân tín hiệu TP_P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TP_P. Giao thức hỗ trợ: General.
C7GND_RFRX_GNDChân nối đất (GND_RFRX_ — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
D1VDDIOPower_InChân cấp nguồn dương (VDDIO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
D2TEST_MODEDigital_IOChân tín hiệu TEST_MODE (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TEST_MODE. Giao thức hỗ trợ: General.
D3GPIO4Digital_IOChân tín hiệu GPIO4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_SSNFLASH_. Giao thức hỗ trợ: SPI.
D7VDD_BATTPA_Power_InChân cấp nguồn dương (VDD_BATTPA_) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
D8GND_BATTPPA_GNDChân nối đất (GND_BATTPPA_ — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
E1VSSGNDChân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
E2GPIO1/RTC_CLKDigital_IOChân tín hiệu GPIO1/RTC_CLK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO1. Giao thức hỗ trợ: RTC/CLK.
E3GPIO3Digital_IOChân tín hiệu GPIO3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_SCKFLASH_. Giao thức hỗ trợ: SPI.
E7GND_BATTPA_GNDChân nối đất (GND_BATTPA_ — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
F1GND_BIASGNDChân nối đất (GND_BIAS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
F2CHIP_ENDigital_IOChân tín hiệu CHIP_EN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CHIP_EN. Giao thức hỗ trợ: General.
F3VREG_BUCKPower_InChân cấp nguồn dương (VREG_BUCK) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
F4SD_DAT3Digital_IOChân tín hiệu SD_DAT3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SD_DAT3. Giao thức hỗ trợ: General.
F5GPIO2/IRQNDigital_IOChân tín hiệu GPIO2/IRQN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO2. Giao thức hỗ trợ: General.
F6GPIO0/ HOST_WAKEDigital_IOChân tín hiệu GPIO0/ HOST_WAKE (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO0. Giao thức hỗ trợ: General.
F7GND_AMSGNDChân nối đất (GND_AMS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
F8TX_PDigital_IOChân tín hiệu TX_P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TX_P. Giao thức hỗ trợ: General.
G1GND_BUCKGNDChân nối đất (GND_BUCK — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
G2SD_CLKDigital_IOChân tín hiệu SD_CLK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SD_CLK. Giao thức hỗ trợ: General.
G3SD DAT0/_ SPI_TXDDigital_IOChân tín hiệu SD DAT0/_ SPI_TXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_DATATX. Giao thức hỗ trợ: UART, SPI.
G4SD DAT1/_ SPI_SSNDigital_IOChân tín hiệu SD DAT1/_ SPI_SSN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_SLAVESELECT. Giao thức hỗ trợ: SPI.
G5SD DAT2/_ SPI_RXDDigital_IOChân tín hiệu SD DAT2/_ SPI_RXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_DATARX. Giao thức hỗ trợ: UART, SPI.
G6GPIO12Digital_IOChân tín hiệu GPIO12 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO12. Giao thức hỗ trợ: General.
G7SDIO_SPICFG_Digital_IOChân tín hiệu SDIO_SPICFG_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SDIO_SPICFG_. Giao thức hỗ trợ: SPI.
G8TX_NDigital_IOChân tín hiệu TX_N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TX_N. Giao thức hỗ trợ: General.
H1VSWDigital_IOChân tín hiệu VSW (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VSW. Giao thức hỗ trợ: General.
H2VBATT_BUCKPower_InChân cấp nguồn dương (VBATT_BUCK) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
H3SD CMD/_ SPI_SCKDigital_IOChân tín hiệu SD CMD/_ SPI_SCK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI_CLOCK. Giao thức hỗ trợ: SPI.
H4VSSGNDChân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
H5VDDIOPower_InChân cấp nguồn dương (VDDIO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
H6VDDCPower_InChân cấp nguồn dương (VDDC) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
H7GPIO11Digital_IOChân tín hiệu GPIO11 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO11. Giao thức hỗ trợ: General.
H8VDD_AMSPower_InChân cấp nguồn dương (VDD_AMS) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF