ChipDocs.org
⌘K
2284 器件上传PDF
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — Symbol, Footprint IPC-7351B & 3D STEP Model

AT25010AY1-10YI-1.8

MICROCHIPID: C19574203MAP-8(3x4.9) · 9 引脚 · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · AT25010AY1-10YI-1.8 (MAP-8(3x4.9))1CS#2SO3WP#4GND5SI9EP8VCC7HOLD#6SCKGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D封装焊盘
123456789E=4.90mm · Pitch e=0.65mmD=3.00mm-4-3-2-101234543210-1-2-3-4-5mm
3. 3D实体模型
封装外形: 4.90mm × 3.00mm · 间距 Pitch: 0.65mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (9/9)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1CS#I/O多功能复用 I/O 与外设引脚 CS# (General)
2SOI/O多功能复用 I/O 与外设引脚 SO (General)
3WP#I/O多功能复用 I/O 与外设引脚 WP# (General)
4GNDGND电源参考地引脚 (GND)
5SII/O多功能复用 I/O 与外设引脚 SI (General)
6SCKI/O多功能复用 I/O 与外设引脚 SCK (SPI)
7HOLD#I/O多功能复用 I/O 与外设引脚 HOLD# (General)
8VCCPower正电源供电引脚 (VCC — 2.7V to 5.5V)
9EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 CS#
I/O
多功能复用 I/O 与外设引脚 CS# (General)
PCB布线建议: Signal terminal CS# (I/O, 2.7V to 5.5V domain). Multiplexed alternate functions: CS#. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 7 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: AT25010AY1-10YI-1.8 (MICROCHIP · MAP-8(3x4.9))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (9 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) - 4. 封装机械外形图 (D×E×A)
MAP-8(3x4.9) · 4.90×3.00mm · 节距 0.65mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (9 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (7 张图纸 · 第 1/1 页)
显示第 1–7 张，共 7 张完整原图 (来自 AT25010 系列)
P1 · p01_fig01651×503px
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — 1K (128x8)
1K (128x8)
P1 · p01_fig021434×720px
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — Table 1. Pin Configuration | Pin Name Function | CS Chip Select | SCK Serial Data Clock | SI Serial Data Input | SO Serial Data Output | GND Ground | VCC Power Supply | WP Write Protect | HOLD Suspends Serial Input | 1 2 3 4 | 8 7 6 5 | CS
Table 1. Pin Configuration | Pin Name Function | CS Chip Select | SCK Serial Data Clock | SI Serial Data Input | SO Serial Data Output | GND Ground | VCC Power Supply | WP Write Protect | HOLD Suspends Serial Input | 1 2 3 4 | 8 7 6 5 | CS
P2 · p02_fig011229×1175px
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — Figure 1. Block Diagram
Figure 1. Block Diagram
P16 · p16_fig012099×2596px
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — 16 AT25010A/020A/040A | 3348H-SEEPR-9/04 | Packaging Information | 8P3 - PDIP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. 8P3, 8-lead, 0.300" Wide Body, Plastic Dual In-line Package (PDIP) | 01/09/02 | 8P3 B | C
16 AT25010A/020A/040A | 3348H-SEEPR-9/04 | Packaging Information | 8P3 - PDIP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. 8P3, 8-lead, 0.300" Wide Body, Plastic Dual In-line Package (PDIP) | 01/09/02 | 8P3 B | C
P16 · p16_fig01P16
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — Datasheet Page 16 (p16_fig01)
Datasheet Page 16 (p16_fig01)
P17 · p17_fig012038×2583px
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — AT25010A/020A/040A
AT25010A/020A/040A
P18 · p18_fig012099×2596px
AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) — 18 AT25010A/020A/040A | 3348H-SEEPR-9/04 | 8A2 - TSSOP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. | 5/30/02 | COMMON DIMENSIONS | (Unit of Measure = mm) | SYMBOL MIN NOM MAX NOTE | D 2.90 3.00 3.10 2, 5 | E 6.4
18 AT25010A/020A/040A | 3348H-SEEPR-9/04 | 8A2 - TSSOP | 2325 Orchard Parkway San Jose, CA 95131 | TITLE DRAWING NO. | R | REV. | 5/30/02 | COMMON DIMENSIONS | (Unit of Measure = mm) | SYMBOL MIN NOM MAX NOTE | D 2.90 3.00 3.10 2, 5 | E 6.4

电气参数与元器件规格详情 (AT25010AY1-10YI-1.8)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) 是一款 8 引脚的标准电子与连接器元件，机械封装尺寸为 4.90 × 3.00 × 1.00 mm（引脚间距 e = 0.65 mm）。工作电压范围 2.7V to 5.5V，工作温度 40°C to +85°C，内置 SPI 通信接口。
工作电源电压范围V_CC / V_DD
2.7V to 5.5V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
40°C to +85°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
20 MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
4.90 × 3.00 × 1.00 mm (A1=0.02 mm)
封装类型：OTHER (MAP-8(3x4.9))
引脚总数与中心间距N / e
8 Pins | Pitch e = 0.65 mm (25.6 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
SPI
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号9 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘9 个焊盘 · 节距 0.65mm
OK
IPC-7525 60% 钢网开窗EPAD 1.00×1.00mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (MAP-8(3x4.9))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
4.90 × 3.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.00mm · e=0.65mm
焊盘尺寸 (W × L)Level B
0.36 × 1.22 mm
引脚数 / 总焊盘数Topology
9P / 9Pad (CUSTOM_ARRAY)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
MAP-8(3x4.9)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — AT25010AY1-10YI-1.8 (MAP-8(3x4.9))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 AT25010AY1-10YI-1.8 采用 MAP-8(3x4.9) 封装，共 9 脚，引脚间距 0.65 mm，工作电压范围 VCC 2.7V to 5.5V。主要引脚包括：1 (CS#: 多功能复用 I/O 与外设引脚 CS# (General)), 2 (SO: 多功能复用 I/O 与外设引脚 SO (General)), 3 (WP#: 多功能复用 I/O 与外设引脚 WP# (General)), 4 (GND: 电源参考地引脚 (GND)), 5 (SI: 多功能复用 I/O 与外设引脚 SI (General)), 6 (SCK: 多功能复用 I/O 与外设引脚 SCK (SPI))。

AT25010AY1-10YI-1.8 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，AT25010AY1-10YI-1.8 (MAP-8(3x4.9)) 本体轮廓为 3.00 × 4.90 mm，引脚间距 e = 0.65 mm，共计 9 个铜箔焊盘，附带中心散热焊盘 (EPAD) 1.00 × 1.00 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 AT25010AY1-10YI-1.8 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 AT25010AY1-10YI-1.8 (MICROCHIP, MAP-8(3x4.9)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (9 脚) 与 AT25010 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1CS#Digital_IO信号引脚 CS#（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：CS#。支持总线接口：General。
2SODigital_IO信号引脚 SO（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SO。支持总线接口：General。
3WP#Digital_IO信号引脚 WP#（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：WP#。支持总线接口：General。
4GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
5SIDigital_IO信号引脚 SI（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SI。支持总线接口：General。
6SCKDigital_IO信号引脚 SCK（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SCK。支持总线接口：SPI。
7HOLD#Digital_IO信号引脚 HOLD#（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：HOLD#。支持总线接口：General。
8VCCPower_In主供电输入引脚 (VCC)，工作电压域：2.7V to 5.5V（最高耐压：5.5V）。
9EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传