ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
ESP8285N08 (QFN-32-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ESP8285N08

ESPRESSIFID: C967018QFN-32-EP(5x5) · 33 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · ESP8285N08 (QFN-32-EP(5x5))1VDDA2LNA3VDD3P34VDD3P35VDD_RTC6TOUT7CHIP_EN8XDP_DCDC9MTMS10MTDI11VDDPST12MTCK13MTDO14GPIO215GPIO016GPIO417VDDPST33GND32EXT_RSTB31RES12K30VDDA29VDDD28XTAL_IN27XTAL_OUT26U0TXD25U0RXD24GPIO523SD_DATA_122SD_DATA_021SD_CLK20SD_CMD19SD_DATA_318SD_DATA_2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (33/33)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
2LNAI/OMultiplex-I/O- & Peripherie-Pin LNA (General)
3VDD3P3PowerVersorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)
4VDD3P3PowerVersorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)
5VDD_RTCPowerVersorgungsspannungseingang (VDD_RTC — 3.3V / 5.0V Standard Logic)
6TOUTI/OMultiplex-I/O- & Peripherie-Pin TOUT (General)
7CHIP_ENI/OMultiplex-I/O- & Peripherie-Pin CHIP_EN (General)
8XDP_DCDCI/OMultiplex-I/O- & Peripherie-Pin XDP_DCDC (General)
9MTMSI/OMultiplex-I/O- & Peripherie-Pin MTMS (I2C, SWD/JTAG)
10MTDII/OMultiplex-I/O- & Peripherie-Pin MTDI (SWD/JTAG)
11VDDPSTPowerVersorgungsspannungseingang (VDDPST — 3.3V / 5.0V Standard Logic)
12MTCKI/OMultiplex-I/O- & Peripherie-Pin MTCK (SWD/JTAG)
13MTDOI/OMultiplex-I/O- & Peripherie-Pin MTDO (SWD/JTAG)
14GPIO2I/OMultiplex-I/O- & Peripherie-Pin GPIO2 (I2C)
15GPIO0I/OMultiplex-I/O- & Peripherie-Pin GPIO0 (General)
16GPIO4I/OMultiplex-I/O- & Peripherie-Pin GPIO4 (General)
17VDDPSTPowerVersorgungsspannungseingang (VDDPST — 3.3V / 5.0V Standard Logic)
18SD_DATA_2I/OMultiplex-I/O- & Peripherie-Pin SD_DATA_2 (General)
19SD_DATA_3I/OMultiplex-I/O- & Peripherie-Pin SD_DATA_3 (General)
20SD_CMDI/OMultiplex-I/O- & Peripherie-Pin SD_CMD (General)
21SD_CLKI/OMultiplex-I/O- & Peripherie-Pin SD_CLK (General)
22SD_DATA_0I/OMultiplex-I/O- & Peripherie-Pin SD_DATA_0 (General)
23SD_DATA_1I/OMultiplex-I/O- & Peripherie-Pin SD_DATA_1 (General)
24GPIO5I/OMultiplex-I/O- & Peripherie-Pin GPIO5 (General)
25U0RXDI/OMultiplex-I/O- & Peripherie-Pin U0RXD (UART)
26U0TXDI/OMultiplex-I/O- & Peripherie-Pin U0TXD (UART)
27XTAL_OUTI/OMultiplex-I/O- & Peripherie-Pin XTAL_OUT (RTC/CLK)
28XTAL_INI/OMultiplex-I/O- & Peripherie-Pin XTAL_IN (RTC/CLK)
29VDDDPowerVersorgungsspannungseingang (VDDD — 3.3V / 5.0V Standard Logic)
30VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
31RES12KI/OMultiplex-I/O- & Peripherie-Pin RES12K (General)
32EXT_RSTBI/OMultiplex-I/O- & Peripherie-Pin EXT_RSTB (General)
33GNDGNDMasseanschluss (GND)
PIN 1 VDDA
Power
Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
Designhinweis: 模拟电源25V 36V . ~ .
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 2 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: ESP8285N08 (ESPRESSIF · QFN-32-EP(5x5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
ESP8285N08 (QFN-32-EP(5x5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
ESP8285N08 (QFN-32-EP(5x5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (33 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
ESP8285N08 (QFN-32-EP(5x5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
ESP8285N08 (QFN-32-EP(5x5)) - 4. Gehäuseabmessungen (D×E×A)
QFN-32-EP(5x5) · 5.00×5.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
ESP8285N08 (QFN-32-EP(5x5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (33 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
ESP8285N08 (QFN-32-EP(5x5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (2 Abb. · Seite 1/1)
Zeige 1–2 von 2 unbeschnittenen Originalzeichnungen für ESP8285
P9 · p09_fig011508×1407px
ESP8285N08 (QFN-32-EP(5x5)) — 图 2-1. 管脚布局（俯视图）
图 2-1. 管脚布局（俯视图）
P9 · p09_fig01P9
ESP8285N08 (QFN-32-EP(5x5)) — Datasheet Page 9 (p09_fig01)
Datasheet Page 9 (p09_fig01)

Elektrische Spezifikationen & Bauteildetails (ESP8285N08)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:ESP8285N08 (QFN-32-EP(5x5)) ist ein 32-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Wi-Fi, UART, SPI, I2C, RTC/CLK, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
26 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.00 mm)
Gehäusefamilie: QFN (QFN-32-EP(5x5))
Pinanzahl & RastermaßN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Wi-Fi, UART, SPI, I2C, RTC/CLK, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (MTDI, MTDO, GPIO0): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol33 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint33 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.70×3.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-32-EP(5x5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-32-EP(5x5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — ESP8285N08 (QFN-32-EP(5x5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ESP8285N08 (QFN-32-EP(5x5))?

Das Bauteil ESP8285N08 von ESPRESSIF im QFN-32-EP(5x5)-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDDA: Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)), 2 (LNA: Multiplex-I/O- & Peripherie-Pin LNA (General)), 3 (VDD3P3: Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (VDD3P3: Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)), 5 (VDD_RTC: Versorgungsspannungseingang (VDD_RTC — 3.3V / 5.0V Standard Logic)), 6 (TOUT: Multiplex-I/O- & Peripherie-Pin TOUT (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der ESP8285N08?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ESP8285N08 (QFN-32-EP(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.70 × 3.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ESP8285N08 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ESP8285N08 (ESPRESSIF, QFN-32-EP(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & ESP8285 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2LNADigital_IOSignalanschluss LNA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LNA. Unterstützte Bus-Schnittstellen: General.
3VDD3P3Power_InPositiver Versorgungseingang (VDD3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4VDD3P3Power_InPositiver Versorgungseingang (VDD3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
5VDD_RTCPower_InPositiver Versorgungseingang (VDD_RTC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6TOUTDigital_IOSignalanschluss TOUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TOUT. Unterstützte Bus-Schnittstellen: General.
7CHIP_ENDigital_IOSignalanschluss CHIP_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHIP_EN. Unterstützte Bus-Schnittstellen: General.
8XDP_DCDCDigital_IOSignalanschluss XDP_DCDC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XDP_DCDC. Unterstützte Bus-Schnittstellen: General.
9MTMSDigital_IOSignalanschluss MTMS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SCL. Unterstützte Bus-Schnittstellen: I2C, SWD/JTAG.
10MTDIDigital_IOSignalanschluss MTDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDI. Unterstützte Bus-Schnittstellen: SWD/JTAG.
11VDDPSTPower_InPositiver Versorgungseingang (VDDPST) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
12MTCKDigital_IOSignalanschluss MTCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTCK. Unterstützte Bus-Schnittstellen: SWD/JTAG.
13MTDODigital_IOSignalanschluss MTDO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDO. Unterstützte Bus-Schnittstellen: SWD/JTAG.
14GPIO2Digital_IOSignalanschluss GPIO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SDA. Unterstützte Bus-Schnittstellen: I2C.
15GPIO0Digital_IOSignalanschluss GPIO0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO0. Unterstützte Bus-Schnittstellen: General.
16GPIO4Digital_IOSignalanschluss GPIO4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO4. Unterstützte Bus-Schnittstellen: General.
17VDDPSTPower_InPositiver Versorgungseingang (VDDPST) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
18SD_DATA_2Digital_IOSignalanschluss SD_DATA_2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_2. Unterstützte Bus-Schnittstellen: General.
19SD_DATA_3Digital_IOSignalanschluss SD_DATA_3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_3. Unterstützte Bus-Schnittstellen: General.
20SD_CMDDigital_IOSignalanschluss SD_CMD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_CMD. Unterstützte Bus-Schnittstellen: General.
21SD_CLKDigital_IOSignalanschluss SD_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_CLK. Unterstützte Bus-Schnittstellen: General.
22SD_DATA_0Digital_IOSignalanschluss SD_DATA_0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_0. Unterstützte Bus-Schnittstellen: General.
23SD_DATA_1Digital_IOSignalanschluss SD_DATA_1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SD_DATA_1. Unterstützte Bus-Schnittstellen: General.
24GPIO5Digital_IOSignalanschluss GPIO5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO5. Unterstützte Bus-Schnittstellen: General.
25U0RXDDigital_IOSignalanschluss U0RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0RXD. Unterstützte Bus-Schnittstellen: UART.
26U0TXDDigital_IOSignalanschluss U0TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0TXD. Unterstützte Bus-Schnittstellen: UART.
27XTAL_OUTDigital_IOSignalanschluss XTAL_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_OUT. Unterstützte Bus-Schnittstellen: RTC/CLK.
28XTAL_INDigital_IOSignalanschluss XTAL_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_IN. Unterstützte Bus-Schnittstellen: RTC/CLK.
29VDDDPower_InPositiver Versorgungseingang (VDDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
30VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
31RES12KDigital_IOSignalanschluss RES12K (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RES12K. Unterstützte Bus-Schnittstellen: General.
32EXT_RSTBDigital_IOSignalanschluss EXT_RSTB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: EXT_RSTB. Unterstützte Bus-Schnittstellen: General.
33GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload