ChipDocs.org
⌘K
2284 部品PDFアップロード
C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) — Symbol, Footprint IPC-7351B & 3D STEP Model

C7215527

SemiconductorQFN-28_L5.0-W4.0-P0.50-BL-EP · 29 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP)1IREF2VINA3VINB4GND5GND6VINC7VIND8NC9S210VOUTD11EN212VOUTC13RXCO14RXDO15RXCI29EP28S127VOUTA26EN125VOUTB24RXAO23RXBO22RXAI21RXBI20VS19VS18VS17GND16RXDIGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.225.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829E=4.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (29/29)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1IREFI/OマルチプレクスI/O・ペリフェラル端子 IREF (General)
2VINAPower電源供給入力 (VINA — 3.3V / 5.0V Standard Logic)
3VINBPower電源供給入力 (VINB — 3.3V / 5.0V Standard Logic)
4GNDGNDグラウンド基準端子 (GND)
5GNDGNDグラウンド基準端子 (GND)
6VINCPower電源供給入力 (VINC — 3.3V / 5.0V Standard Logic)
7VINDPower電源供給入力 (VIND — 3.3V / 5.0V Standard Logic)
8NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
9S2I/OマルチプレクスI/O・ペリフェラル端子 S2 (General)
10VOUTDPower電源供給入力 (VOUTD — 3.3V / 5.0V Standard Logic)
11EN2I/OマルチプレクスI/O・ペリフェラル端子 EN2 (General)
12VOUTCPower電源供給入力 (VOUTC — 3.3V / 5.0V Standard Logic)
13RXCOI/OマルチプレクスI/O・ペリフェラル端子 RXCO (General)
14RXDOI/OマルチプレクスI/O・ペリフェラル端子 RXDO (UART)
15RXCII/OマルチプレクスI/O・ペリフェラル端子 RXCI (General)
16RXDII/OマルチプレクスI/O・ペリフェラル端子 RXDI (UART)
17GNDGNDグラウンド基準端子 (GND)
18VSI/OマルチプレクスI/O・ペリフェラル端子 VS (General)
19VSI/OマルチプレクスI/O・ペリフェラル端子 VS (General)
20VSI/OマルチプレクスI/O・ペリフェラル端子 VS (General)
21RXBII/OマルチプレクスI/O・ペリフェラル端子 RXBI (General)
22RXAII/OマルチプレクスI/O・ペリフェラル端子 RXAI (General)
23RXBOI/OマルチプレクスI/O・ペリフェラル端子 RXBO (General)
24RXAOI/OマルチプレクスI/O・ペリフェラル端子 RXAO (General)
25VOUTBPower電源供給入力 (VOUTB — 3.3V / 5.0V Standard Logic)
26EN1I/OマルチプレクスI/O・ペリフェラル端子 EN1 (General)
27VOUTAPower電源供給入力 (VOUTA — 3.3V / 5.0V Standard Logic)
28S1I/OマルチプレクスI/O・ペリフェラル端子 S1 (General)
29EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 IREF
I/O
マルチプレクスI/O・ペリフェラル端子 IREF (General)
設計上の注意点: Signal terminal IREF (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: IREF. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C7215527 (Semiconductor · QFN-28_L5.0-W4.0-P0.50-BL-EP)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) - 4. パッケージ外形寸法図 (D×E×A)
QFN-28_L5.0-W4.0-P0.50-BL-EP · 4.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) - 5. 推奨PCBフットプリント
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C7215527)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-28_L5.0-W4.0-P0.50-BL-EP)
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル29 ピン自動バス分類
OK
IPC-7351B フットプリント29 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.67×2.65mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-28_L5.0-W4.0-P0.50-BL-EP)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.27 × 0.78 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-28_L5.0-W4.0-P0.50-BL-EP
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) のピン配置 (Pinout) および電源電圧仕様は？

Semiconductor 製 C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP パッケージ) は全 29 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (IREF: マルチプレクスI/O・ペリフェラル端子 IREF (General)), 2 (VINA: 電源供給入力 (VINA — 3.3V / 5.0V Standard Logic)), 3 (VINB: 電源供給入力 (VINB — 3.3V / 5.0V Standard Logic)), 4 (GND: グラウンド基準端子 (GND)), 5 (GND: グラウンド基準端子 (GND)), 6 (VINC: 電源供給入力 (VINC — 3.3V / 5.0V Standard Logic))。

C7215527 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C7215527 (QFN-28_L5.0-W4.0-P0.50-BL-EP) の本体外形は 4.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 3.67 × 2.65 mm、IPC-7525 60% 開口ペーストマスク付き）。

C7215527 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C7215527 (Semiconductor, QFN-28_L5.0-W4.0-P0.50-BL-EP) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (29 ピン) & C7215527 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1IREFDigital_IO信号端子 IREF（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IREF。対応バス/インターフェース: General。
2VINAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VINA、最大定格: 5.5V) です。
3VINBPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VINB、最大定格: 5.5V) です。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
6VINCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VINC、最大定格: 5.5V) です。
7VINDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VIND、最大定格: 5.5V) です。
8NCDigital_IO信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
9S2Digital_IO信号端子 S2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: S2。対応バス/インターフェース: General。
10VOUTDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VOUTD、最大定格: 5.5V) です。
11EN2Digital_IO信号端子 EN2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: EN2。対応バス/インターフェース: General。
12VOUTCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VOUTC、最大定格: 5.5V) です。
13RXCODigital_IO信号端子 RXCO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXCO。対応バス/インターフェース: General。
14RXDODigital_IO信号端子 RXDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXDO。対応バス/インターフェース: UART。
15RXCIDigital_IO信号端子 RXCI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXCI。対応バス/インターフェース: General。
16RXDIDigital_IO信号端子 RXDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXDI。対応バス/インターフェース: UART。
17GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
18VSDigital_IO信号端子 VS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VS。対応バス/インターフェース: General。
19VSDigital_IO信号端子 VS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VS。対応バス/インターフェース: General。
20VSDigital_IO信号端子 VS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VS。対応バス/インターフェース: General。
21RXBIDigital_IO信号端子 RXBI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXBI。対応バス/インターフェース: General。
22RXAIDigital_IO信号端子 RXAI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXAI。対応バス/インターフェース: General。
23RXBODigital_IO信号端子 RXBO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXBO。対応バス/インターフェース: General。
24RXAODigital_IO信号端子 RXAO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXAO。対応バス/インターフェース: General。
25VOUTBPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VOUTB、最大定格: 5.5V) です。
26EN1Digital_IO信号端子 EN1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: EN1。対応バス/インターフェース: General。
27VOUTAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VOUTA、最大定格: 5.5V) です。
28S1Digital_IO信号端子 S1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: S1。対応バス/インターフェース: General。
29EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード