ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
SCH3223-7U (WFBGA-64) — Symbol, Footprint IPC-7351B & 3D STEP Model

SCH3223-7U

MICROCHIPID: C633300WFBGA-64 · 64 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · SCH3223-7U (WFBGA-64)A2+25V IN ._A3REMOTE1+A5PWM1A7nFPRST / GP3A9nRSMRSTA10GP63B1+12V_INB2VCCP_INB3REMOTE1 -B4HVTRB5FANTACH1B7PWRGD_PSB8PWRGD_OUTB9GP62B10CLKI32B11GP60 / nLED1C1+5V_INC2VTRC10GP61 / nLED2C11GP42 / nIO_PD2TEST VSS =D5HVSSD6GP57 / nDTR2D7PB OUT#_D10SLP SX#_E1CLOCKIE2VSSE4LAD0E8GP56 / nCTS2E10PS ON#_E11PB IN#_F4LAD1L10nDCD1L9nRI1L7VSSL5VTRL3AVSSL2nPCIRST3 / GK11RXD1K10nCTS1K9nRTS1 / SYSOK8nDSR1K7TXD1K5GP27 / nIO_SK4VBATK3VCCK2nPCIRST1 / GK1nPCIRST2 / GJ11GP50 / nRI2J10nDTR1 / SYSOJ2VSSJ1nIDE RSTDRV H10VTRH7GP51 / nDCD2H6PCI RESET#_H5PCI_CLKH2SER_IRQG11GP52 / RXD2G10GP53 / TXD2G8GP54 / nDSR2G4LAD2G2LAD3G1LFRAME#F8GP55 / nRTS2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2D-FOOTPRINT
B1C1E1G1J1K1A2B2C2D2E2G2H2J2K2L2A3B3K3L3B4E4F4G4K4A5B5D5H5K5L5D6H6A7B7D7H7K7L7B8E8F8G8K8A9B9K9L9A10B10C10D10E10G10H10J10K10L10B11C11E11G11J11K11E=6.00mm · Pitch e=0.50mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 6.00mm × 6.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (64/64)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
A2+25V IN ._PowerVersorgungsspannungseingang (+25V IN ._ — 3.3V / 5.0V Standard Logic)
A3REMOTE1+I/OMultiplex-I/O- & Peripherie-Pin REMOTE1+ (General)
A5PWM1I/OMultiplex-I/O- & Peripherie-Pin PWM1 (PWM)
A7nFPRST / GP30I/OMultiplex-I/O- & Peripherie-Pin nFPRST / GP30 (General)
A9nRSMRSTI/OMultiplex-I/O- & Peripherie-Pin nRSMRST (General)
A10GP63I/OMultiplex-I/O- & Peripherie-Pin GP63 (General)
B1+12V_INI/OMultiplex-I/O- & Peripherie-Pin +12V_IN (General)
B2VCCP_INPowerVersorgungsspannungseingang (VCCP_IN — 3.3V / 5.0V Standard Logic)
B3REMOTE1 -I/OMultiplex-I/O- & Peripherie-Pin REMOTE1 - (General)
B4HVTRI/OMultiplex-I/O- & Peripherie-Pin HVTR (General)
B5FANTACH1I/OMultiplex-I/O- & Peripherie-Pin FANTACH1 (General)
B7PWRGD_PSI/OMultiplex-I/O- & Peripherie-Pin PWRGD_PS (General)
B8PWRGD_OUTI/OMultiplex-I/O- & Peripherie-Pin PWRGD_OUT (General)
B9GP62I/OMultiplex-I/O- & Peripherie-Pin GP62 (General)
B10CLKI32I/OMultiplex-I/O- & Peripherie-Pin CLKI32 (General)
B11GP60 / nLED1 / WDTI/OMultiplex-I/O- & Peripherie-Pin GP60 / nLED1 / WDT (General)
C1+5V_INPowerVersorgungsspannungseingang (+5V_IN — 3.3V / 5.0V Standard Logic)
C2VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
C10GP61 / nLED2 / CLKOI/OMultiplex-I/O- & Peripherie-Pin GP61 / nLED2 / CLKO (General)
C11GP42 / nIO_PMEI/OMultiplex-I/O- & Peripherie-Pin GP42 / nIO_PME (General)
D2TEST VSS =GNDMasseanschluss (TEST VSS =)
D5HVSSGNDMasseanschluss (HVSS)
D6GP57 / nDTR2I/OMultiplex-I/O- & Peripherie-Pin GP57 / nDTR2 (General)
D7PB OUT#_I/OMultiplex-I/O- & Peripherie-Pin PB OUT#_ (General)
D10SLP SX#_I/OMultiplex-I/O- & Peripherie-Pin SLP SX#_ (General)
E1CLOCKII/OMultiplex-I/O- & Peripherie-Pin CLOCKI (General)
E2VSSGNDMasseanschluss (VSS)
E4LAD0I/OMultiplex-I/O- & Peripherie-Pin LAD0 (General)
E8GP56 / nCTS2I/OMultiplex-I/O- & Peripherie-Pin GP56 / nCTS2 (General)
E10PS ON#_I/OMultiplex-I/O- & Peripherie-Pin PS ON#_ (General)
E11PB IN#_I/OMultiplex-I/O- & Peripherie-Pin PB IN#_ (General)
F4LAD1I/OMultiplex-I/O- & Peripherie-Pin LAD1 (General)
F8GP55 / nRTS2 / RESGENI/OMultiplex-I/O- & Peripherie-Pin GP55 / nRTS2 / RESGEN (General)
G1LFRAME#I/OMultiplex-I/O- & Peripherie-Pin LFRAME# (General)
G2LAD3I/OMultiplex-I/O- & Peripherie-Pin LAD3 (General)
G4LAD2I/OMultiplex-I/O- & Peripherie-Pin LAD2 (General)
G8GP54 / nDSR2I/OMultiplex-I/O- & Peripherie-Pin GP54 / nDSR2 (General)
G10GP53 / TXD2I/OMultiplex-I/O- & Peripherie-Pin GP53 / TXD2 (UART)
G11GP52 / RXD2I/OMultiplex-I/O- & Peripherie-Pin GP52 / RXD2 (UART)
H2SER_IRQI/OMultiplex-I/O- & Peripherie-Pin SER_IRQ (General)
H5PCI_CLKI/OMultiplex-I/O- & Peripherie-Pin PCI_CLK (General)
H6PCI RESET#_ISystemfreigabe & Hardware-Reset (PCI RESET#_)
H7GP51 / nDCD2I/OMultiplex-I/O- & Peripherie-Pin GP51 / nDCD2 (General)
H10VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
J1nIDE RSTDRV / GP44_I/OMultiplex-I/O- & Peripherie-Pin nIDE RSTDRV / GP44_ (General)
J2VSSGNDMasseanschluss (VSS)
J10nDTR1 / SYSOPT1I/OMultiplex-I/O- & Peripherie-Pin nDTR1 / SYSOPT1 (General)
J11GP50 / nRI2I/OMultiplex-I/O- & Peripherie-Pin GP50 / nRI2 (General)
K1nPCIRST2 / GP46I/OMultiplex-I/O- & Peripherie-Pin nPCIRST2 / GP46 (General)
K2nPCIRST1 / GP45I/OMultiplex-I/O- & Peripherie-Pin nPCIRST1 / GP45 (General)
K3VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
K4VBATPowerVersorgungsspannungseingang (VBAT — 3.3V / 5.0V Standard Logic)
K5GP27 / nIO_SMII/OMultiplex-I/O- & Peripherie-Pin GP27 / nIO_SMI (General)
K7TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
K8nDSR1I/OMultiplex-I/O- & Peripherie-Pin nDSR1 (General)
K9nRTS1 / SYSOPT0I/OMultiplex-I/O- & Peripherie-Pin nRTS1 / SYSOPT0 (General)
K10nCTS1I/OMultiplex-I/O- & Peripherie-Pin nCTS1 (General)
K11RXD1I/OMultiplex-I/O- & Peripherie-Pin RXD1 (UART)
L2nPCIRST3 / GP47I/OMultiplex-I/O- & Peripherie-Pin nPCIRST3 / GP47 (General)
L3AVSSGNDMasseanschluss (AVSS)
L5VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
L7VSSGNDMasseanschluss (VSS)
L9nRI1I/OMultiplex-I/O- & Peripherie-Pin nRI1 (General)
L10nDCD1I/OMultiplex-I/O- & Peripherie-Pin nDCD1 (General)
PIN A2 +25V IN ._
Power
Versorgungsspannungseingang (+25V IN ._ — 3.3V / 5.0V Standard Logic)
Designhinweis: +25V IN ._
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: SCH3223-7U (MICROCHIP · WFBGA-64)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
SCH3223-7U (WFBGA-64) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
SCH3223-7U (WFBGA-64) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (64 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
SCH3223-7U (WFBGA-64) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SCH3223-7U (WFBGA-64) - 4. Gehäuseabmessungen (D×E×A)
WFBGA-64 · 6.00×6.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
SCH3223-7U (WFBGA-64) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (64 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
SCH3223-7U (WFBGA-64) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für SCH3223
P1 · p01_fig01377×200px
SCH3223-7U (WFBGA-64) — LPC IO with Reset Generation, HWM and
LPC IO with Reset Generation, HWM and
P5 · p05_fig011650×1453px
SCH3223-7U (WFBGA-64) — FIGURE 2-1: SCH3223 64-BALL WFBGA FOOTPRINT DIAGRAM, TOP VIEW
FIGURE 2-1: SCH3223 64-BALL WFBGA FOOTPRINT DIAGRAM, TOP VIEW
P5 · p05_fig01P5
SCH3223-7U (WFBGA-64) — Datasheet Page 5 (p05_fig01)
Datasheet Page 5 (p05_fig01)
P6 · p06_fig011778×2734px
SCH3223-7U (WFBGA-64) — SCH3223 | DS00002028B-page 6  2015 Microchip Technology Inc. | 2.1 SCH3223 Pin Layout Summary | TABLE 2-1: SCH3223 SUMMARY | Ball# Function (Note 1) | B1 +12V_IN | C1 +5V_IN | C2 VTR | D2 TEST=VSS | E2 VSS | E1 CLOCKI | E4 LAD0 | F4 LAD1 |
SCH3223 | DS00002028B-page 6  2015 Microchip Technology Inc. | 2.1 SCH3223 Pin Layout Summary | TABLE 2-1: SCH3223 SUMMARY | Ball# Function (Note 1) | B1 +12V_IN | C1 +5V_IN | C2 VTR | D2 TEST=VSS | E2 VSS | E1 CLOCKI | E4 LAD0 | F4 LAD1 |
P6 · p06_fig01P6
SCH3223-7U (WFBGA-64) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P35 · p35_fig011782×1503px
SCH3223-7U (WFBGA-64) — FIGURE 7-3: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
FIGURE 7-3: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
P188 · p188_fig011777×2329px
SCH3223-7U (WFBGA-64) — FIGURE 27-1: 64-Ball WFBGA Package Outline; 6x6 mm Body, 0.5mm Pitch (0.65 compatible)
FIGURE 27-1: 64-Ball WFBGA Package Outline; 6x6 mm Body, 0.5mm Pitch (0.65 compatible)
P188 · p188_fig02144×361px
SCH3223-7U (WFBGA-64) — ;
;

Elektrische Spezifikationen & Bauteildetails (SCH3223-7U)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:SCH3223-7U (WFBGA-64) ist ein 64-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 6.00 × 6.00 × 1.35 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, ADC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
19MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.00 × 6.00 × 1.35 mm (A1=0.30 mm)
Gehäusefamilie: BGA (WFBGA-64)
Pinanzahl & RastermaßN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, ADC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol64 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint64 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — SCH3223 (4)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (WFBGA-64)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
6.00 × 6.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.35mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.20 × 0.20 mm
Pins / Gesamt-PadsTopology
64P / 64Pad (BGA_GRID)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
WFBGA-64
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — SCH3223-7U (WFBGA-64)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SCH3223-7U (WFBGA-64)?

Das Bauteil SCH3223-7U von MICROCHIP im WFBGA-64-Gehäuse besitzt 64 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: A2 (+25V IN ._: Versorgungsspannungseingang (+25V IN ._ — 3.3V / 5.0V Standard Logic)), A3 (REMOTE1+: Multiplex-I/O- & Peripherie-Pin REMOTE1+ (General)), A5 (PWM1: Multiplex-I/O- & Peripherie-Pin PWM1 (PWM)), A7 (nFPRST / GP30: Multiplex-I/O- & Peripherie-Pin nFPRST / GP30 (General)), A9 (nRSMRST: Multiplex-I/O- & Peripherie-Pin nRSMRST (General)), A10 (GP63: Multiplex-I/O- & Peripherie-Pin GP63 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der SCH3223-7U?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SCH3223-7U (WFBGA-64) 6.00 × 6.00 mm bei einem Pitch e = 0.50 mm und 64 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SCH3223-7U heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SCH3223-7U (MICROCHIP, WFBGA-64) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (64 Pins) & SCH3223 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
A2+25V IN ._Power_InPositiver Versorgungseingang (+25V IN ._) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
A3REMOTE1+Digital_IOSignalanschluss REMOTE1+ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REMOTE1+. Unterstützte Bus-Schnittstellen: General.
A5PWM1Digital_IOSignalanschluss PWM1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM1. Unterstützte Bus-Schnittstellen: PWM.
A7nFPRST / GP30Digital_IOSignalanschluss nFPRST / GP30 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nFPRST / GP30. Unterstützte Bus-Schnittstellen: General.
A9nRSMRSTDigital_IOSignalanschluss nRSMRST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nRSMRST. Unterstützte Bus-Schnittstellen: General.
A10GP63Digital_IOSignalanschluss GP63 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP63. Unterstützte Bus-Schnittstellen: General.
B1+12V_INDigital_IOSignalanschluss +12V_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: +12V_IN. Unterstützte Bus-Schnittstellen: General.
B2VCCP_INPower_InPositiver Versorgungseingang (VCCP_IN) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
B3REMOTE1 -Digital_IOSignalanschluss REMOTE1 - (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REMOTE1 -. Unterstützte Bus-Schnittstellen: General.
B4HVTRDigital_IOSignalanschluss HVTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HVTR. Unterstützte Bus-Schnittstellen: General.
B5FANTACH1RF_50OhmSignalanschluss FANTACH1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FANTACH1. Unterstützte Bus-Schnittstellen: General.
B7PWRGD_PSDigital_IOSignalanschluss PWRGD_PS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWRGD_PS. Unterstützte Bus-Schnittstellen: General.
B8PWRGD_OUTDigital_IOSignalanschluss PWRGD_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWRGD_OUT. Unterstützte Bus-Schnittstellen: General.
B9GP62Digital_IOSignalanschluss GP62 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP62. Unterstützte Bus-Schnittstellen: General.
B10CLKI32Digital_IOSignalanschluss CLKI32 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLKI32. Unterstützte Bus-Schnittstellen: General.
B11GP60 / nLED1 / WDTDigital_IOSignalanschluss GP60 / nLED1 / WDT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP60 / nLED1 / WDT. Unterstützte Bus-Schnittstellen: General.
C1+5V_INPower_InPositiver Versorgungseingang (+5V_IN) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
C2VTRDigital_IOSignalanschluss VTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR. Unterstützte Bus-Schnittstellen: General.
C10GP61 / nLED2 / CLKODigital_IOSignalanschluss GP61 / nLED2 / CLKO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP61 / nLED2 / CLKO. Unterstützte Bus-Schnittstellen: General.
C11GP42 / nIO_PMEDigital_IOSignalanschluss GP42 / nIO_PME (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP42 / nIO_PME. Unterstützte Bus-Schnittstellen: General.
D2TEST VSS =GNDElektrischer 0V-Masserückführungsanschluss (TEST VSS =) für Kernlogik, I/O-Treiber und Analogblöcke.
D5HVSSGNDElektrischer 0V-Masserückführungsanschluss (HVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
D6GP57 / nDTR2Digital_IOSignalanschluss GP57 / nDTR2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP57 / nDTR2. Unterstützte Bus-Schnittstellen: General.
D7PB OUT#_Digital_IOSignalanschluss PB OUT#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB OUT#_. Unterstützte Bus-Schnittstellen: General.
D10SLP SX#_Digital_IOSignalanschluss SLP SX#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SLP SX#_. Unterstützte Bus-Schnittstellen: General.
E1CLOCKIDigital_IOSignalanschluss CLOCKI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLOCKI. Unterstützte Bus-Schnittstellen: General.
E2VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
E4LAD0Digital_IOSignalanschluss LAD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD0. Unterstützte Bus-Schnittstellen: General.
E8GP56 / nCTS2Digital_IOSignalanschluss GP56 / nCTS2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP56 / nCTS2. Unterstützte Bus-Schnittstellen: General.
E10PS ON#_Digital_IOSignalanschluss PS ON#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PS ON#_. Unterstützte Bus-Schnittstellen: General.
E11PB IN#_Digital_IOSignalanschluss PB IN#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB IN#_. Unterstützte Bus-Schnittstellen: General.
F4LAD1Digital_IOSignalanschluss LAD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD1. Unterstützte Bus-Schnittstellen: General.
F8GP55 / nRTS2 / RESGENDigital_IOSignalanschluss GP55 / nRTS2 / RESGEN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP55 / nRTS2 / RESGEN. Unterstützte Bus-Schnittstellen: General.
G1LFRAME#Digital_IOSignalanschluss LFRAME# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LFRAME#. Unterstützte Bus-Schnittstellen: General.
G2LAD3Digital_IOSignalanschluss LAD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD3. Unterstützte Bus-Schnittstellen: General.
G4LAD2Digital_IOSignalanschluss LAD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD2. Unterstützte Bus-Schnittstellen: General.
G8GP54 / nDSR2Digital_IOSignalanschluss GP54 / nDSR2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP54 / nDSR2. Unterstützte Bus-Schnittstellen: General.
G10GP53 / TXD2Digital_IOSignalanschluss GP53 / TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP53 / TXD2. Unterstützte Bus-Schnittstellen: UART.
G11GP52 / RXD2Digital_IOSignalanschluss GP52 / RXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP52 / RXD2. Unterstützte Bus-Schnittstellen: UART.
H2SER_IRQDigital_IOSignalanschluss SER_IRQ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SER_IRQ. Unterstützte Bus-Schnittstellen: General.
H5PCI_CLKDigital_IOSignalanschluss PCI_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PCI_CLK. Unterstützte Bus-Schnittstellen: General.
H6PCI RESET#_Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (PCI RESET#_): Low-Pegel setzt Prozessorkern und Peripherie zurück.
H7GP51 / nDCD2Digital_IOSignalanschluss GP51 / nDCD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP51 / nDCD2. Unterstützte Bus-Schnittstellen: General.
H10VTRDigital_IOSignalanschluss VTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR. Unterstützte Bus-Schnittstellen: General.
J1nIDE RSTDRV / GP44_Digital_IOSignalanschluss nIDE RSTDRV / GP44_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nIDE RSTDRV / GP44_. Unterstützte Bus-Schnittstellen: General.
J2VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
J10nDTR1 / SYSOPT1Digital_IOSignalanschluss nDTR1 / SYSOPT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nDTR1 / SYSOPT1. Unterstützte Bus-Schnittstellen: General.
J11GP50 / nRI2Digital_IOSignalanschluss GP50 / nRI2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP50 / nRI2. Unterstützte Bus-Schnittstellen: General.
K1nPCIRST2 / GP46Digital_IOSignalanschluss nPCIRST2 / GP46 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nPCIRST2 / GP46. Unterstützte Bus-Schnittstellen: General.
K2nPCIRST1 / GP45Digital_IOSignalanschluss nPCIRST1 / GP45 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nPCIRST1 / GP45. Unterstützte Bus-Schnittstellen: General.
K3VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
K4VBATPower_InPositiver Versorgungseingang (VBAT) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
K5GP27 / nIO_SMIDigital_IOSignalanschluss GP27 / nIO_SMI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP27 / nIO_SMI. Unterstützte Bus-Schnittstellen: General.
K7TXD1Digital_IOSignalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART.
K8nDSR1Digital_IOSignalanschluss nDSR1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nDSR1. Unterstützte Bus-Schnittstellen: General.
K9nRTS1 / SYSOPT0Digital_IOSignalanschluss nRTS1 / SYSOPT0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nRTS1 / SYSOPT0. Unterstützte Bus-Schnittstellen: General.
K10nCTS1Digital_IOSignalanschluss nCTS1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nCTS1. Unterstützte Bus-Schnittstellen: General.
K11RXD1Digital_IOSignalanschluss RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1. Unterstützte Bus-Schnittstellen: UART.
L2nPCIRST3 / GP47Digital_IOSignalanschluss nPCIRST3 / GP47 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nPCIRST3 / GP47. Unterstützte Bus-Schnittstellen: General.
L3AVSSGNDElektrischer 0V-Masserückführungsanschluss (AVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
L5VTRDigital_IOSignalanschluss VTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR. Unterstützte Bus-Schnittstellen: General.
L7VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
L9nRI1Digital_IOSignalanschluss nRI1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nRI1. Unterstützte Bus-Schnittstellen: General.
L10nDCD1Digital_IOSignalanschluss nDCD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nDCD1. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload