ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32WB50CGU5 (UFQFPN-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32WB50CGU5

STUFQFPN-48(7x7) · 49 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32WB50CGU5 (UFQFPN-48(7x7))1VBAT2PC14-OSC32_I3PC15-OSC32_O4PH3-BOOT05PB86PB97NRST8VDDA9PA010PA111PA212PA313PA414PA515PA616PA717PA818PA919PB220VDD21RF122VSSRF23VDDRF24OSC_OUT25OSC_IN49EP48VDD47PB746PB645PB544PB443PB3 (JTDO)42PA15 (JTDI)41PA14 (JTCK S40VDD39PA13 (JTMS S38PA1237PA1136PA1035VDD34VDD33VDD32VSS31VDD30PE429PB128PB027AT126AT0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
2PC14-OSC32_INI/OマルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)
3PC15-OSC32_OUTI/OマルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)
4PH3-BOOT0I/OマルチプレクスI/O・ペリフェラル端子 PH3-BOOT0 (General)
5PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
6PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (PWM)
7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
8VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
9PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (ADC, PWM, RTC/CLK)
10PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (SPI, ADC, PWM)
11PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (ADC)
12PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (ADC, PWM)
13PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (SPI, ADC)
14PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, ADC, PWM)
15PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (ADC)
16PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (ADC, PWM)
17PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, ADC, RTC/CLK)
18PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, ADC, PWM)
19PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (SPI, RTC/CLK)
20VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
21RF1I/OマルチプレクスI/O・ペリフェラル端子 RF1 (General)
22VSSRFGNDグラウンド基準端子 (VSSRF)
23VDDRFPower電源供給入力 (VDDRF — 3.3V VDD (Max 4.0V))
24OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 OSC_OUT (RTC/CLK)
25OSC_INI/OマルチプレクスI/O・ペリフェラル端子 OSC_IN (RTC/CLK)
26AT0I/OマルチプレクスI/O・ペリフェラル端子 AT0 (General)
27AT1I/OマルチプレクスI/O・ペリフェラル端子 AT1 (General)
28PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
29PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
30PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
31VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
32VSSGNDグラウンド基準端子 (VSS)
33VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
34VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
35VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
36PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (UART, PWM)
37PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (SPI, PWM)
38PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (UART)
39PA13 (JTMS SWDIO)_I/OマルチプレクスI/O・ペリフェラル端子 PA13 (JTMS SWDIO)_ (SWD/JTAG)
40VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
41PA14 (JTCK SWCLK)_I/OマルチプレクスI/O・ペリフェラル端子 PA14 (JTCK SWCLK)_ (I2C, SWD/JTAG)
42PA15 (JTDI)I/OマルチプレクスI/O・ペリフェラル端子 PA15 (JTDI) (SPI, SWD/JTAG)
43PB3 (JTDO)I/OマルチプレクスI/O・ペリフェラル端子 PB3 (JTDO) (UART, PWM, SWD/JTAG)
44PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
45PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
46PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
47PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
48VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VBAT
Power
電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
設計上の注意点: Primary positive power supply input (VBAT) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32WB50CGU5 (ST · UFQFPN-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32WB50CGU5 (UFQFPN-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32WB50CGU5 (UFQFPN-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32WB50CGU5 (UFQFPN-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32WB50CGU5 (UFQFPN-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
UFQFPN-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32WB50CGU5 (UFQFPN-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32WB50CGU5 (UFQFPN-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
STM32WB50 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P45 · p45_fig01パッケージ完全一致
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 7. STM32WB50CG UFQFPN48 pinout(1)(2)
Figure 7. STM32WB50CG UFQFPN48 pinout(1)(2)
P112 · p112_fig01パッケージ完全一致
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 26. UFQFPN48 outline
Figure 26. UFQFPN48 outline
P113 · p113_fig01パッケージ完全一致
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 27. UFQFPN48 recommended footprint
Figure 27. UFQFPN48 recommended footprint
P1 · p01_fig01881×549px
STM32WB50CGU5 (UFQFPN-48(7x7)) — Multiprotocol wireless 32-bit MCU Arm®-based Cortex®-M4
Multiprotocol wireless 32-bit MCU Arm®-based Cortex®-M4
P21 · p21_fig011548×1422px
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 3. STM32WB50CG external components for the RF part
Figure 3. STM32WB50CG external components for the RF part
P46 · p46_fig011548×1012px
STM32WB50CGU5 (UFQFPN-48(7x7)) — 2. The related I/O structures in Table 14 are: FT_a, FT_fa, TT_a.
2. The related I/O structures in Table 14 are: FT_a, FT_fa, TT_a.
P49 · p49_fig011548×1203px
STM32WB50CGU5 (UFQFPN-48(7x7)) — STM32WB50CG Pinouts and pin description
STM32WB50CG Pinouts and pin description
P54 · p54_fig011546×1500px
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 10. Power supply scheme
Figure 10. Power supply scheme
P79 · p79_fig011871×957px
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 15. Typical application with a 32.768 kHz crystal
Figure 15. Typical application with a 32.768 kHz crystal
P104 · p104_fig011751×902px
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 21. ADC accuracy characteristics
Figure 21. ADC accuracy characteristics
P104 · p104_fig021546×641px
STM32WB50CGU5 (UFQFPN-48(7x7)) — Figure 22. Typical connection diagram using the ADC
Figure 22. Typical connection diagram using the ADC

電気仕様 & 部品詳細スペック (STM32WB50CGU5)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32WB50CGU5 (UFQFPN-48(7x7)) は 48 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 7.00 × 7.00 × 0.55 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 3.0V ~ 3.6V (Typ 3.3V)、動作温度範囲 10 °C to +85 °C、Bluetooth / BLE, UART, SPI, I2C, ADC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
10 °C to +85 °C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
2.4 GHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 20 本対応
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.55 mm (A1=0.04 mm)
パッケージ系列: QFN (UFQFPN-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Bluetooth / BLE, UART, SPI, I2C, ADC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (PH3-BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.50×5.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (UFQFPN-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.55 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
UFQFPN-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32WB50CGU5 (UFQFPN-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32WB50CGU5 (UFQFPN-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32WB50CGU5 (UFQFPN-48(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))), 2 (PC14-OSC32_IN: マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN (RTC/CLK)), 3 (PC15-OSC32_OUT: マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT (RTC/CLK)), 4 (PH3-BOOT0: マルチプレクスI/O・ペリフェラル端子 PH3-BOOT0 (General)), 5 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (General)), 6 (PB9: マルチプレクスI/O・ペリフェラル端子 PB9 (PWM))。

STM32WB50CGU5 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32WB50CGU5 (UFQFPN-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.50 × 5.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

STM32WB50CGU5 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32WB50CGU5 (ST, UFQFPN-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & STM32WB50 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
2PC14-OSC32_INDigital_IO信号端子 PC14-OSC32_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC14-OSC32_IN。対応バス/インターフェース: RTC/CLK。
3PC15-OSC32_OUTDigital_IO信号端子 PC15-OSC32_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC15-OSC32_OUT。対応バス/インターフェース: RTC/CLK。
4PH3-BOOT0Digital_IO信号端子 PH3-BOOT0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PH3-BOOT0。対応バス/インターフェース: General。
5PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
6PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB9。対応バス/インターフェース: PWM。
7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
9PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA0。対応バス/インターフェース: ADC, PWM, RTC/CLK。
10PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCKCM4EVENTOUT。対応バス/インターフェース: SPI, ADC, PWM。
11PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA2。対応バス/インターフェース: ADC。
12PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA3。対応バス/インターフェース: ADC, PWM。
13PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSSLPTIM2OUT。対応バス/インターフェース: SPI, ADC。
14PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCKLPTIM2ETR。対応バス/インターフェース: SPI, ADC, PWM。
15PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA6。対応バス/インターフェース: ADC。
16PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA7。対応バス/インターフェース: ADC, PWM。
17PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA8。対応バス/インターフェース: UART, ADC, RTC/CLK。
18PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA9。対応バス/インターフェース: UART, ADC, PWM。
19PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSSCM4EVENTOUT。対応バス/インターフェース: SPI, RTC/CLK。
20VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
21RF1RF_50Ohm信号端子 RF1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: RF1。対応バス/インターフェース: General。
22VSSRFGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSRF) です。
23VDDRFPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDRF、最大定格: 4.0V) です。
24OSC_OUTDigital_IO信号端子 OSC_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: OSC_OUT。対応バス/インターフェース: RTC/CLK。
25OSC_INDigital_IO信号端子 OSC_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: OSC_IN。対応バス/インターフェース: RTC/CLK。
26AT0Digital_IO信号端子 AT0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: AT0。対応バス/インターフェース: General。
27AT1Digital_IO信号端子 AT1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: AT1。対応バス/インターフェース: General。
28PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
29PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
30PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
31VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
32VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
33VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
34VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
35VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
36PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA10。対応バス/インターフェース: UART, PWM。
37PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISOUSART1CTS。対応バス/インターフェース: SPI, PWM。
38PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA12。対応バス/インターフェース: UART。
39PA13 (JTMS SWDIO)_Digital_IO信号端子 PA13 (JTMS SWDIO)_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13 (JTMS SWDIO)_。対応バス/インターフェース: SWD/JTAG。
40VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
41PA14 (JTCK SWCLK)_Digital_IO信号端子 PA14 (JTCK SWCLK)_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SMBA。対応バス/インターフェース: I2C, SWD/JTAG。
42PA15 (JTDI)Digital_IO信号端子 PA15 (JTDI)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSSCM4EVENTOUT。対応バス/インターフェース: SPI, SWD/JTAG。
43PB3 (JTDO)Digital_IO信号端子 PB3 (JTDO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB3 (JTDO)。対応バス/インターフェース: UART, PWM, SWD/JTAG。
44PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
45PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
46PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
47PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
48VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード