SOT-89-3 · 3P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (9/9)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | V OUT | I/O | Multiplex-I/O- & Peripherie-Pin V OUT (General) |
| 2 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 3 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 4 | GND | GND | Masseanschluss (GND) |
| 5 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 6 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 7 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 8 | V IN | I/O | Multiplex-I/O- & Peripherie-Pin V IN (General) |
| 9 | EP | GND | Freiliegendes Thermal- & Masse-Pad (EP) |
PIN 1 V OUT
I/OMultiplex-I/O- & Peripherie-Pin V OUT (General)
Designhinweis: RegulatedVoltageOutput
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 20 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (9 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
DFN-8-EP(2x3) · 2.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (9 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (20 Abb. · Seite 1/2)
Zeige 1–12 von 20 unbeschnittenen Originalzeichnungen für MCP1703
P1 · p01_fig01377×200px
P1 · p01_fig02867×1026px
P1 · p01_fig02P1
P2 · p02_fig011327×1149px
P2 · p02_fig021535×584px
P14 · p14_fig011777×1333px
P14 · p14_fig021777×1540px
P14 · p14_fig01P14
P17 · p17_fig08247×384px
P17 · p17_fig09242×384px
P17 · p17_fig08P17
P17 · p17_fig01Alle Gehäuse im PDF
Seite 1 / 2 (20 extrahierte Abbildungen)
Elektrische Spezifikationen & Bauteildetails (MCP1703AT-5002E/MC)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:MCP1703AT-5002E/MC (DFN-8-EP(2x3)) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 2.00 × 0.80 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 2.7V to16.0V Versorgungsspannung, -40°C to +125°C Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
2.7V to16.0V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
1 kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 2.00 × 0.80 mm (A1=0.03 mm)
Gehäusefamilie: DFN (DFN-8-EP(2x3))
Pinanzahl & RastermaßN / e
8 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol9 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint9 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterEPAD 1.40×1.30mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — MCP1703 (2)
DFN-8-EP(2x3) · 9P
9P3.0×2.0×0.80mmP=0.5mm
MCP1703 (DFN-8-EP(2x3))
Mechanische Abmessungen & Land Pattern (DFN-8-EP(2x3))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
3.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.80mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.67 mm
Pins / Gesamt-PadsTopology
9P / 9Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Per application circuit DFN-8-EP(2x3) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — MCP1703AT-5002E/MC (DFN-8-EP(2x3))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des MCP1703AT-5002E/MC (DFN-8-EP(2x3))?
Das Bauteil MCP1703AT-5002E/MC von MICROCHIP im DFN-8-EP(2x3)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 2.7V to16.0V. Wichtige Pins: 1 (V OUT: Multiplex-I/O- & Peripherie-Pin V OUT (General)), 2 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (GND: Masseanschluss (GND)), 5 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 6 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der MCP1703AT-5002E/MC?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des MCP1703AT-5002E/MC (DFN-8-EP(2x3)) 2.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.40 × 1.30 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für MCP1703AT-5002E/MC heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für MCP1703AT-5002E/MC (MICROCHIP, DFN-8-EP(2x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & MCP1703 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | V OUT | Digital_IO | Signalanschluss V OUT (Richtung: I/O, Spannungsbereich: 2.7V to16.0V). Alternative Multiplex-Funktionen: V OUT. Unterstützte Bus-Schnittstellen: General. |
| 2 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V to16.0V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 3 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V to16.0V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 4 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 5 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V to16.0V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 6 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V to16.0V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 7 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 2.7V to16.0V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 8 | V IN | Digital_IO | Signalanschluss V IN (Richtung: I/O, Spannungsbereich: 2.7V to16.0V). Alternative Multiplex-Funktionen: V IN. Unterstützte Bus-Schnittstellen: General. |
| 9 | EP | GND | Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |