QFN-28(4x4) · 29P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | LNA_IN | I/O | Multiplex-I/O- & Peripherie-Pin LNA_IN (General) |
| 2 | VDD3P3 | Power | Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 3 | VDD3P3 | Power | Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic) |
| 4 | XTAL_32K_P | I/O | Multiplex-I/O- & Peripherie-Pin XTAL_32K_P (RTC/CLK) |
| 5 | XTAL_32K_N | I/O | Multiplex-I/O- & Peripherie-Pin XTAL_32K_N (RTC/CLK) |
| 6 | GPIO2 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO2 (General) |
| 7 | CHIP_EN | I/O | Multiplex-I/O- & Peripherie-Pin CHIP_EN (General) |
| 8 | GPIO3 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO3 (General) |
| 9 | MTMS | I/O | Multiplex-I/O- & Peripherie-Pin MTMS (SWD/JTAG) |
| 10 | MTDI | I/O | Multiplex-I/O- & Peripherie-Pin MTDI (SWD/JTAG) |
| 11 | VDD3P3_RTC | Power | Versorgungsspannungseingang (VDD3P3_RTC — 3.3V / 5.0V Standard Logic) |
| 12 | MTCK | I/O | Multiplex-I/O- & Peripherie-Pin MTCK (SWD/JTAG) |
| 13 | MTDO | I/O | Multiplex-I/O- & Peripherie-Pin MTDO (SWD/JTAG) |
| 14 | GPIO8 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO8 (General) |
| 15 | GPIO9 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO9 (General) |
| 16 | GPIO10 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO10 (General) |
| 17 | VDD3P3_CPU | Power | Versorgungsspannungseingang (VDD3P3_CPU — 3.3V / 5.0V Standard Logic) |
| 18 | VDD_SPI | Power | Geregelter Spannungsausgang (VDD_SPI — 3.3V / 5.0V Standard Logic) |
| 19 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 20 | NC | I/O | Multiplex-I/O- & Peripherie-Pin NC (General) |
| 21 | GPIO18 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO18 (General) |
| 22 | GPIO19 | I/O | Multiplex-I/O- & Peripherie-Pin GPIO19 (General) |
| 23 | U0RXD | I/O | Multiplex-I/O- & Peripherie-Pin U0RXD (UART) |
| 24 | U0TXD | I/O | Multiplex-I/O- & Peripherie-Pin U0TXD (UART) |
| 25 | XTAL_N | I/O | Multiplex-I/O- & Peripherie-Pin XTAL_N (RTC/CLK) |
| 26 | XTAL_P | I/O | Multiplex-I/O- & Peripherie-Pin XTAL_P (RTC/CLK) |
| 27 | VDDA | Power | Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic) |
| 28 | VDDA | Power | Versorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic) |
| 29 | GND | GND | Masseanschluss (GND) |
PIN 1 LNA_IN
I/OMultiplex-I/O- & Peripherie-Pin LNA_IN (General)
Designhinweis: Signal terminal LNA_IN (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: LNA_IN. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (29 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-28(4x4) · 4.00×4.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (29 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für ESP8685
P47 · p47_fig01EXAKTES GEHÄUSE
P1 · p01_fig01645×314px
P2 · p02_fig011569×1487px
P10 · p10_fig011727×1567px
P10 · p10_fig02958×311px
P50 · p50_fig011754×754px
Elektrische Spezifikationen & Bauteildetails (ESP8685H4)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:ESP8685H4 (QFN-28(4x4)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
4 GHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-28(4x4))
Pinanzahl & RastermaßN / e
28 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Wi-Fi, Bluetooth / BLE, USB, UART, SPI, I2C, I2S, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (MTDI, MTDO): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint29 Pads · Raster 0.40mm
IPC-7525 60% LotpastenfensterEPAD 2.70×2.70mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — ESP8685 (2)
QFN-28-EP(4x4) · 29P
Mechanische Abmessungen & Land Pattern (QFN-28(4x4))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
29P / 29Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-28(4x4) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — ESP8685H4 (QFN-28(4x4))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ESP8685H4 (QFN-28(4x4))?
Das Bauteil ESP8685H4 von ESPRESSIF im QFN-28(4x4)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (LNA_IN: Multiplex-I/O- & Peripherie-Pin LNA_IN (General)), 2 (VDD3P3: Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)), 3 (VDD3P3: Versorgungsspannungseingang (VDD3P3 — 3.3V / 5.0V Standard Logic)), 4 (XTAL_32K_P: Multiplex-I/O- & Peripherie-Pin XTAL_32K_P (RTC/CLK)), 5 (XTAL_32K_N: Multiplex-I/O- & Peripherie-Pin XTAL_32K_N (RTC/CLK)), 6 (GPIO2: Multiplex-I/O- & Peripherie-Pin GPIO2 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der ESP8685H4?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ESP8685H4 (QFN-28(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.40 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.70 × 2.70 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ESP8685H4 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ESP8685H4 (ESPRESSIF, QFN-28(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & ESP8685 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | LNA_IN | RF_50Ohm | Signalanschluss LNA_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LNA_IN. Unterstützte Bus-Schnittstellen: General. |
| 2 | VDD3P3 | Power_In | Positiver Versorgungseingang (VDD3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 3 | VDD3P3 | Power_In | Positiver Versorgungseingang (VDD3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 4 | XTAL_32K_P | Digital_IO | Signalanschluss XTAL_32K_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_32K_P. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 5 | XTAL_32K_N | Digital_IO | Signalanschluss XTAL_32K_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_32K_N. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 6 | GPIO2 | Digital_IO | Signalanschluss GPIO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO2. Unterstützte Bus-Schnittstellen: General. |
| 7 | CHIP_EN | Digital_IO | Signalanschluss CHIP_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHIP_EN. Unterstützte Bus-Schnittstellen: General. |
| 8 | GPIO3 | Digital_IO | Signalanschluss GPIO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO3. Unterstützte Bus-Schnittstellen: General. |
| 9 | MTMS | Digital_IO | Signalanschluss MTMS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTMS. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 10 | MTDI | Digital_IO | Signalanschluss MTDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDI. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 11 | VDD3P3_RTC | Power_In | Positiver Versorgungseingang (VDD3P3_RTC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 12 | MTCK | Digital_IO | Signalanschluss MTCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTCK. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 13 | MTDO | Digital_IO | Signalanschluss MTDO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDO. Unterstützte Bus-Schnittstellen: SWD/JTAG. |
| 14 | GPIO8 | Digital_IO | Signalanschluss GPIO8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO8. Unterstützte Bus-Schnittstellen: General. |
| 15 | GPIO9 | Digital_IO | Signalanschluss GPIO9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO9. Unterstützte Bus-Schnittstellen: General. |
| 16 | GPIO10 | Digital_IO | Signalanschluss GPIO10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO10. Unterstützte Bus-Schnittstellen: General. |
| 17 | VDD3P3_CPU | Power_In | Positiver Versorgungseingang (VDD3P3_CPU) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 18 | VDD_SPI | Power_Out | Geregelter Leistungsausgang (VDD_SPI) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 19 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 20 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 21 | GPIO18 | Digital_IO | Signalanschluss GPIO18 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO18. Unterstützte Bus-Schnittstellen: General. |
| 22 | GPIO19 | Digital_IO | Signalanschluss GPIO19 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO19. Unterstützte Bus-Schnittstellen: General. |
| 23 | U0RXD | Digital_IO | Signalanschluss U0RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0RXD. Unterstützte Bus-Schnittstellen: UART. |
| 24 | U0TXD | Digital_IO | Signalanschluss U0TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0TXD. Unterstützte Bus-Schnittstellen: UART. |
| 25 | XTAL_N | Digital_IO | Signalanschluss XTAL_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_N. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 26 | XTAL_P | Digital_IO | Signalanschluss XTAL_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_P. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 27 | VDDA | Power_In | Positiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 28 | VDDA | Power_In | Positiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 29 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |