ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
ESP8684H4X (QFN-24(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ESP8684H4X

ESPRESSIFID: C48929155QFN-24(4x4) · 25 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · ESP8684H4X (QFN-24(4x4))1ANT2VDDA3P33VDDA3P34GPIO05GPIO16GPIO27CHIP_EN8GPIO39MTMS10MTDI11VDD3P3_RTC12MTCK13MTDO25EP24VDDA23XTAL_P22XTAL_N21VDDA20U0TXD19U0RXD18GPIO1817VDD3P3_CPU16GPIO1015GPIO914GPIO8Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.822.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (25/25)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1ANTI/OMultiplex-I/O- & Peripherie-Pin ANT (General)
2VDDA3P3PowerVersorgungsspannungseingang (VDDA3P3 — 3.3V / 5.0V Standard Logic)
3VDDA3P3PowerVersorgungsspannungseingang (VDDA3P3 — 3.3V / 5.0V Standard Logic)
4GPIO0I/OMultiplex-I/O- & Peripherie-Pin GPIO0 (General)
5GPIO1I/OMultiplex-I/O- & Peripherie-Pin GPIO1 (General)
6GPIO2I/OMultiplex-I/O- & Peripherie-Pin GPIO2 (General)
7CHIP_ENI/OMultiplex-I/O- & Peripherie-Pin CHIP_EN (General)
8GPIO3I/OMultiplex-I/O- & Peripherie-Pin GPIO3 (General)
9MTMSI/OMultiplex-I/O- & Peripherie-Pin MTMS (SWD/JTAG)
10MTDII/OMultiplex-I/O- & Peripherie-Pin MTDI (SWD/JTAG)
11VDD3P3_RTCPowerVersorgungsspannungseingang (VDD3P3_RTC — 3.3V / 5.0V Standard Logic)
12MTCKI/OMultiplex-I/O- & Peripherie-Pin MTCK (SWD/JTAG)
13MTDOI/OMultiplex-I/O- & Peripherie-Pin MTDO (SWD/JTAG)
14GPIO8I/OMultiplex-I/O- & Peripherie-Pin GPIO8 (General)
15GPIO9I/OMultiplex-I/O- & Peripherie-Pin GPIO9 (General)
16GPIO10I/OMultiplex-I/O- & Peripherie-Pin GPIO10 (General)
17VDD3P3_CPUPowerVersorgungsspannungseingang (VDD3P3_CPU — 3.3V / 5.0V Standard Logic)
18GPIO18I/OMultiplex-I/O- & Peripherie-Pin GPIO18 (General)
19U0RXDI/OMultiplex-I/O- & Peripherie-Pin U0RXD (UART)
20U0TXDI/OMultiplex-I/O- & Peripherie-Pin U0TXD (UART)
21VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
22XTAL_NI/OMultiplex-I/O- & Peripherie-Pin XTAL_N (RTC/CLK)
23XTAL_PI/OMultiplex-I/O- & Peripherie-Pin XTAL_P (RTC/CLK)
24VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
25EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 ANT
I/O
Multiplex-I/O- & Peripherie-Pin ANT (General)
Designhinweis: Signal terminal ANT (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: ANT. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: ESP8684H4X (ESPRESSIF · QFN-24(4x4))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
ESP8684H4X (QFN-24(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
ESP8684H4X (QFN-24(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (25 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
ESP8684H4X (QFN-24(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
ESP8684H4X (QFN-24(4x4)) - 4. Gehäuseabmessungen (D×E×A)
QFN-24(4x4) · 4.00×4.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
ESP8684H4X (QFN-24(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (25 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
ESP8684H4X (QFN-24(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für ESP8684
P53 · p53_fig03EXAKTES GEHÄUSE
ESP8684H4X (QFN-24(4x4)) — 图8: QFN24 (4×4 mm) 封装
图8: QFN24 (4×4 mm) 封装
P53 · p53_fig04EXAKTES GEHÄUSE
ESP8684H4X (QFN-24(4x4)) — 图8: QFN24 (4×4 mm) 封装
图8: QFN24 (4×4 mm) 封装
P1 · p01_fig01336×313px
ESP8684H4X (QFN-24(4x4)) — 5) ESPRESSIF
5) ESPRESSIF
P2 · p02_fig011562×1514px
ESP8684H4X (QFN-24(4x4)) — 图1: ESP8684 功能框图
图1: ESP8684 功能框图
P13 · p13_fig011378×1295px
ESP8684H4X (QFN-24(4x4)) — 图3: ESP8684 管脚布局（俯视图）
图3: ESP8684 管脚布局（俯视图）
P13 · p13_fig02685×222px
ESP8684H4X (QFN-24(4x4)) — 4
4
P53 · p53_fig01645×587px
ESP8684H4X (QFN-24(4x4)) — 图3 ESP8684 管脚布局（俯视图）。
图3 ESP8684 管脚布局（俯视图）。
P53 · p53_fig02703×595px
ESP8684H4X (QFN-24(4x4)) — 图3 ESP8684 管脚布局（俯视图）。
图3 ESP8684 管脚布局（俯视图）。
P53 · p53_fig04P53
ESP8684H4X (QFN-24(4x4)) — Datasheet Page 53 (p53_fig04)
Datasheet Page 53 (p53_fig04)

Elektrische Spezifikationen & Bauteildetails (ESP8684H4X)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:ESP8684H4X (QFN-24(4x4)) ist ein 24-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 1.00 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
2.4 GHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
500 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 1.00 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-24(4x4))
Pinanzahl & RastermaßN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (GPIO0, MTDI, MTDO): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol25 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint25 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.80×2.80mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-24(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
25P / 25Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-24(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — ESP8684H4X (QFN-24(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ESP8684H4X (QFN-24(4x4))?

Das Bauteil ESP8684H4X von ESPRESSIF im QFN-24(4x4)-Gehäuse besitzt 25 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (ANT: Multiplex-I/O- & Peripherie-Pin ANT (General)), 2 (VDDA3P3: Versorgungsspannungseingang (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 3 (VDDA3P3: Versorgungsspannungseingang (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 4 (GPIO0: Multiplex-I/O- & Peripherie-Pin GPIO0 (General)), 5 (GPIO1: Multiplex-I/O- & Peripherie-Pin GPIO1 (General)), 6 (GPIO2: Multiplex-I/O- & Peripherie-Pin GPIO2 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der ESP8684H4X?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ESP8684H4X (QFN-24(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 25 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.80 × 2.80 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ESP8684H4X heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ESP8684H4X (ESPRESSIF, QFN-24(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (25 Pins) & ESP8684 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1ANTRF_50OhmSignalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General.
2VDDA3P3Power_InPositiver Versorgungseingang (VDDA3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
3VDDA3P3Power_InPositiver Versorgungseingang (VDDA3P3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4GPIO0Digital_IOSignalanschluss GPIO0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO0. Unterstützte Bus-Schnittstellen: General.
5GPIO1Digital_IOSignalanschluss GPIO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO1. Unterstützte Bus-Schnittstellen: General.
6GPIO2Digital_IOSignalanschluss GPIO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO2. Unterstützte Bus-Schnittstellen: General.
7CHIP_ENDigital_IOSignalanschluss CHIP_EN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CHIP_EN. Unterstützte Bus-Schnittstellen: General.
8GPIO3Digital_IOSignalanschluss GPIO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO3. Unterstützte Bus-Schnittstellen: General.
9MTMSDigital_IOSignalanschluss MTMS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTMS. Unterstützte Bus-Schnittstellen: SWD/JTAG.
10MTDIDigital_IOSignalanschluss MTDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDI. Unterstützte Bus-Schnittstellen: SWD/JTAG.
11VDD3P3_RTCPower_InPositiver Versorgungseingang (VDD3P3_RTC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
12MTCKDigital_IOSignalanschluss MTCK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTCK. Unterstützte Bus-Schnittstellen: SWD/JTAG.
13MTDODigital_IOSignalanschluss MTDO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MTDO. Unterstützte Bus-Schnittstellen: SWD/JTAG.
14GPIO8Digital_IOSignalanschluss GPIO8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO8. Unterstützte Bus-Schnittstellen: General.
15GPIO9Digital_IOSignalanschluss GPIO9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO9. Unterstützte Bus-Schnittstellen: General.
16GPIO10Digital_IOSignalanschluss GPIO10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO10. Unterstützte Bus-Schnittstellen: General.
17VDD3P3_CPUPower_InPositiver Versorgungseingang (VDD3P3_CPU) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
18GPIO18Digital_IOSignalanschluss GPIO18 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GPIO18. Unterstützte Bus-Schnittstellen: General.
19U0RXDDigital_IOSignalanschluss U0RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0RXD. Unterstützte Bus-Schnittstellen: UART.
20U0TXDDigital_IOSignalanschluss U0TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: U0TXD. Unterstützte Bus-Schnittstellen: UART.
21VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
22XTAL_NDigital_IOSignalanschluss XTAL_N (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_N. Unterstützte Bus-Schnittstellen: RTC/CLK.
23XTAL_PDigital_IOSignalanschluss XTAL_P (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XTAL_P. Unterstützte Bus-Schnittstellen: RTC/CLK.
24VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
25EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload