ChipDocs.org
⌘K
2284 부품PDF 업로드
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) — Symbol, Footprint IPC-7351B & 3D STEP Model

C42442024

SemiconductorQFN-32_L5.0-W5.0-P0.50-TL-EP3.6 · 33 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)1VDD2PC14-OSC32_I3PC15-OSC32_O4PF2-NRST5VDDA/VREF+6PA0-CK_IN7PA18PA29PA310PA411PA512PA613PA714PB015PB116VSS17VDD33EP32VSS31PF3-BOOT030PB729PB628PB527PB426PB325PA1524PA1423PA1322PA12[PA10]21PA11[PA9]20PA1019PA918PA8Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D CAD 모델
패키지 외형: 5.00mm × 5.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (33/33)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
2PC14-OSC32_INI/O다중화 I/O 및 주변장치 핀 PC14-OSC32_IN (RTC/CLK)
3PC15-OSC32_OUTI/O다중화 I/O 및 주변장치 핀 PC15-OSC32_OUT (RTC/CLK)
4PF2-NRSTI/O다중화 I/O 및 주변장치 핀 PF2-NRST (General)
5VDDA/VREF+Power전원 공급 입력 핀 (VDDA/VREF+ — 3.3V / 5.0V Standard Logic)
6PA0-CK_INI/O다중화 I/O 및 주변장치 핀 PA0-CK_IN (General)
7PA1I/O다중화 I/O 및 주변장치 핀 PA1 (General)
8PA2I/O다중화 I/O 및 주변장치 핀 PA2 (General)
9PA3I/O다중화 I/O 및 주변장치 핀 PA3 (General)
10PA4I/O다중화 I/O 및 주변장치 핀 PA4 (General)
11PA5I/O다중화 I/O 및 주변장치 핀 PA5 (General)
12PA6I/O다중화 I/O 및 주변장치 핀 PA6 (General)
13PA7I/O다중화 I/O 및 주변장치 핀 PA7 (General)
14PB0I/O다중화 I/O 및 주변장치 핀 PB0 (General)
15PB1I/O다중화 I/O 및 주변장치 핀 PB1 (General)
16VSSGND접지 기준 핀 (VSS)
17VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
18PA8I/O다중화 I/O 및 주변장치 핀 PA8 (General)
19PA9I/O다중화 I/O 및 주변장치 핀 PA9 (General)
20PA10I/O다중화 I/O 및 주변장치 핀 PA10 (General)
21PA11[PA9]I/O다중화 I/O 및 주변장치 핀 PA11[PA9] (General)
22PA12[PA10]I/O다중화 I/O 및 주변장치 핀 PA12[PA10] (General)
23PA13I/O다중화 I/O 및 주변장치 핀 PA13 (General)
24PA14I/O다중화 I/O 및 주변장치 핀 PA14 (General)
25PA15I/O다중화 I/O 및 주변장치 핀 PA15 (General)
26PB3I/O다중화 I/O 및 주변장치 핀 PB3 (General)
27PB4I/O다중화 I/O 및 주변장치 핀 PB4 (General)
28PB5I/O다중화 I/O 및 주변장치 핀 PB5 (General)
29PB6I/O다중화 I/O 및 주변장치 핀 PB6 (General)
30PB7I/O다중화 I/O 및 주변장치 핀 PB7 (General)
31PF3-BOOT0I/O다중화 I/O 및 주변장치 핀 PF3-BOOT0 (General)
32VSSGND접지 기준 핀 (VSS)
33EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 VDD
Power
전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
설계 권장 사항: Primary positive power supply input (VDD) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: C42442024 (Semiconductor · QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (33 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 4. 패키지 외형 치수 (D×E×A)
QFN-32_L5.0-W5.0-P0.50-TL-EP3.6 · 5.00×5.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (33 Pads)확대 ›
6. 응용 회로도SCHEMATIC
C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) - 6. 응용 회로도
Typical Application Schematic확대 ›

전기적 사양 & 상세 부품 사양 (C42442024)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) 부품은 32핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 5.00 × 5.00 × 0.85 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)
핀 수 및 리드 피치N / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼33 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트33 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 3.70×3.70mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
5.00 × 5.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.80 mm
핀 수 / 총 패드 수Topology
33P / 33Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-32_L5.0-W5.0-P0.50-TL-EP3.6
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

C42442024 (QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

Semiconductor에서 제조한 C42442024(QFN-32_L5.0-W5.0-P0.50-TL-EP3.6 패키지)은 핀 피치 0.50 mm의 33핀 소자입니다. 주요 핀 구성: 1 (VDD: 전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)), 2 (PC14-OSC32_IN: 다중화 I/O 및 주변장치 핀 PC14-OSC32_IN (RTC/CLK)), 3 (PC15-OSC32_OUT: 다중화 I/O 및 주변장치 핀 PC15-OSC32_OUT (RTC/CLK)), 4 (PF2-NRST: 다중화 I/O 및 주변장치 핀 PF2-NRST (General)), 5 (VDDA/VREF+: 전원 공급 입력 핀 (VDDA/VREF+ — 3.3V / 5.0V Standard Logic)), 6 (PA0-CK_IN: 다중화 I/O 및 주변장치 핀 PA0-CK_IN (General)).

C42442024의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 C42442024(QFN-32_L5.0-W5.0-P0.50-TL-EP3.6) 본체 크기는 5.00 × 5.00 mm, 피치 e = 0.50 mm이며 총 33개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 3.70 × 3.70 mm, IPC-7525 60% 스텐실 창 적용).

C42442024용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 C42442024(Semiconductor, QFN-32_L5.0-W5.0-P0.50-TL-EP3.6)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (33 핀) 및 STM32U031 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
2PC14-OSC32_INDigital_IO신호 단자 PC14-OSC32_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC14-OSC32_IN. 지원 버스 프로토콜: RTC/CLK.
3PC15-OSC32_OUTDigital_IO신호 단자 PC15-OSC32_OUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC15-OSC32_OUT. 지원 버스 프로토콜: RTC/CLK.
4PF2-NRSTDigital_IO신호 단자 PF2-NRST (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF2-NRST. 지원 버스 프로토콜: General.
5VDDA/VREF+Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDA/VREF+, 최대 정격: 5.5V)입니다.
6PA0-CK_INDigital_IO신호 단자 PA0-CK_IN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA0-CK_IN. 지원 버스 프로토콜: General.
7PA1Digital_IO신호 단자 PA1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA1. 지원 버스 프로토콜: General.
8PA2Digital_IO신호 단자 PA2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA2. 지원 버스 프로토콜: General.
9PA3Digital_IO신호 단자 PA3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA3. 지원 버스 프로토콜: General.
10PA4Digital_IO신호 단자 PA4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA4. 지원 버스 프로토콜: General.
11PA5Digital_IO신호 단자 PA5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA5. 지원 버스 프로토콜: General.
12PA6Digital_IO신호 단자 PA6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA6. 지원 버스 프로토콜: General.
13PA7Digital_IO신호 단자 PA7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA7. 지원 버스 프로토콜: General.
14PB0Digital_IO신호 단자 PB0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB0. 지원 버스 프로토콜: General.
15PB1Digital_IO신호 단자 PB1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB1. 지원 버스 프로토콜: General.
16VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
17VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
18PA8Digital_IO신호 단자 PA8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA8. 지원 버스 프로토콜: General.
19PA9Digital_IO신호 단자 PA9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA9. 지원 버스 프로토콜: General.
20PA10Digital_IO신호 단자 PA10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA10. 지원 버스 프로토콜: General.
21PA11[PA9]Digital_IO신호 단자 PA11[PA9] (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA11[PA9]. 지원 버스 프로토콜: General.
22PA12[PA10]Digital_IO신호 단자 PA12[PA10] (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA12[PA10]. 지원 버스 프로토콜: General.
23PA13Digital_IO신호 단자 PA13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA13. 지원 버스 프로토콜: General.
24PA14Digital_IO신호 단자 PA14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA14. 지원 버스 프로토콜: General.
25PA15Digital_IO신호 단자 PA15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA15. 지원 버스 프로토콜: General.
26PB3Digital_IO신호 단자 PB3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB3. 지원 버스 프로토콜: General.
27PB4Digital_IO신호 단자 PB4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB4. 지원 버스 프로토콜: General.
28PB5Digital_IO신호 단자 PB5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB5. 지원 버스 프로토콜: General.
29PB6Digital_IO신호 단자 PB6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB6. 지원 버스 프로토콜: General.
30PB7Digital_IO신호 단자 PB7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB7. 지원 버스 프로토콜: General.
31PF3-BOOT0Digital_IO신호 단자 PF3-BOOT0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PF3-BOOT0. 지원 버스 프로토콜: General.
32VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
33EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드