ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH182H7 (QFN-32(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH182H7

WCHID: C41427681QFN-32(5x5) · 33 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH182H7 (QFN-32(5x5))1TXER2XI33V34MDITN5MDIRP6MDIRN7AVDD338RXDV9RXD0 /CLKCTL10TXC /REFCLKI11LED0/PA012RXD313RXC14AVDD3315TXC /REFCLK16TXD017TXD133GND32XO31XI30MDIRP29MDIRP28MDITP27COL26MDITP25GND24/PA023MDIO LED022MDC21RXER /INTB20CRS /LEDMOD19TXD318TXD2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (33/33)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1TXERI/OMultiplex-I/O- & Peripherie-Pin TXER (General)
2XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4MDITNI/OMultiplex-I/O- & Peripherie-Pin MDITN (General)
5MDIRPI/OMultiplex-I/O- & Peripherie-Pin MDIRP (General)
6MDIRNI/OMultiplex-I/O- & Peripherie-Pin MDIRN (General)
7AVDD33PowerVersorgungsspannungseingang (AVDD33 — 3.3V / 5.0V Standard Logic)
8RXDVI/OMultiplex-I/O- & Peripherie-Pin RXDV (UART)
9RXD0 /CLKCTLI/OMultiplex-I/O- & Peripherie-Pin RXD0 /CLKCTL (UART)
10TXC /REFCLKII/OMultiplex-I/O- & Peripherie-Pin TXC /REFCLKI (General)
11LED0/PA0I/OMultiplex-I/O- & Peripherie-Pin LED0/PA0 (General)
12RXD3I/OMultiplex-I/O- & Peripherie-Pin RXD3 (UART)
13RXCI/OMultiplex-I/O- & Peripherie-Pin RXC (UART)
14AVDD33PowerVersorgungsspannungseingang (AVDD33 — 3.3V / 5.0V Standard Logic)
15TXC /REFCLKI/OMultiplex-I/O- & Peripherie-Pin TXC /REFCLK (UART)
16TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
17TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
18TXD2I/OMultiplex-I/O- & Peripherie-Pin TXD2 (UART)
19TXD3I/OMultiplex-I/O- & Peripherie-Pin TXD3 (UART)
20CRS /LEDMODI/OMultiplex-I/O- & Peripherie-Pin CRS /LEDMOD (General)
21RXER /INTBI/OMultiplex-I/O- & Peripherie-Pin RXER /INTB (General)
22MDCI/OMultiplex-I/O- & Peripherie-Pin MDC (General)
23MDIO LED0I/OMultiplex-I/O- & Peripherie-Pin MDIO LED0 (General)
24/PA0I/OMultiplex-I/O- & Peripherie-Pin /PA0 (General)
25GNDGNDMasseanschluss (GND)
26MDITPI/OMultiplex-I/O- & Peripherie-Pin MDITP (General)
27COLI/OMultiplex-I/O- & Peripherie-Pin COL (General)
28MDITPI/OMultiplex-I/O- & Peripherie-Pin MDITP (General)
29MDIRPI/OMultiplex-I/O- & Peripherie-Pin MDIRP (General)
30MDIRPI/OMultiplex-I/O- & Peripherie-Pin MDIRP (General)
31XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
32XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
33GNDGNDMasseanschluss (GND)
PIN 1 TXER
I/O
Multiplex-I/O- & Peripherie-Pin TXER (General)
Designhinweis: 发送错误指示 。 晶振输入 ，需外接25MHz 晶体 一端 ，可选外部25MHz 或50MHz
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH182H7 (WCH · QFN-32(5x5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH182H7 (QFN-32(5x5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH182H7 (QFN-32(5x5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (33 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH182H7 (QFN-32(5x5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH182H7 (QFN-32(5x5)) - 4. Gehäuseabmessungen (D×E×A)
QFN-32(5x5) · 5.00×5.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH182H7 (QFN-32(5x5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (33 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH182H7 (QFN-32(5x5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CH182
P1 · p01_fig01247×134px
CH182H7 (QFN-32(5x5)) — 1、概述
1、概述
P1 · p01_fig021687×886px
CH182H7 (QFN-32(5x5)) — 2、特点
2、特点
P2 · p02_fig011721×2149px
CH182H7 (QFN-32(5x5)) — 2、新设计可用CH182D/CH182H1/CH182H2，建议优选小体积的CH182D 或CH182H1。 3、客制引脚CH182H3、CH182H6、CH182H7、CH182H8、CH182F2、CH182F7、CH182F8，仅批量预 定，引脚排列和引脚定义请参考《CH182DS3》手册。
2、新设计可用CH182D/CH182H1/CH182H2，建议优选小体积的CH182D 或CH182H1。 3、客制引脚CH182H3、CH182H6、CH182H7、CH182H8、CH182F2、CH182F7、CH182F8，仅批量预 定，引脚排列和引脚定义请参考《CH182DS3》手册。
P32 · p32_fig011598×1580px
CH182H7 (QFN-32(5x5)) — CH182 以太网PHY 收发器手册 https://wch.cn
CH182 以太网PHY 收发器手册 https://wch.cn
P32 · p32_fig01P32
CH182H7 (QFN-32(5x5)) — Datasheet Page 32 (p32_fig01)
Datasheet Page 32 (p32_fig01)
P33 · p33_fig011502×1418px
CH182H7 (QFN-32(5x5)) — CH182 以太网PHY 收发器手册 https://wch.cn
CH182 以太网PHY 收发器手册 https://wch.cn

Elektrische Spezifikationen & Bauteildetails (CH182H7)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH182H7 (QFN-32(5x5)) ist ein 32-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, ADC, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
5MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-32(5x5))
Pinanzahl & RastermaßN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, ADC, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol33 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint33 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.50×3.50mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-32(5x5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-32(5x5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH182H7 (QFN-32(5x5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH182H7 (QFN-32(5x5))?

Das Bauteil CH182H7 von WCH im QFN-32(5x5)-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (TXER: Multiplex-I/O- & Peripherie-Pin TXER (General)), 2 (XI: Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (MDITN: Multiplex-I/O- & Peripherie-Pin MDITN (General)), 5 (MDIRP: Multiplex-I/O- & Peripherie-Pin MDIRP (General)), 6 (MDIRN: Multiplex-I/O- & Peripherie-Pin MDIRN (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH182H7?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH182H7 (QFN-32(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.50 × 3.50 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH182H7 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH182H7 (WCH, QFN-32(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & CH182 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1TXERDigital_IOSignalanschluss TXER (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXER. Unterstützte Bus-Schnittstellen: General.
2XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4MDITNDigital_IOSignalanschluss MDITN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDITN. Unterstützte Bus-Schnittstellen: General.
5MDIRPDigital_IOSignalanschluss MDIRP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIRP. Unterstützte Bus-Schnittstellen: General.
6MDIRNDigital_IOSignalanschluss MDIRN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIRN. Unterstützte Bus-Schnittstellen: General.
7AVDD33Power_InPositiver Versorgungseingang (AVDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
8RXDVDigital_IOSignalanschluss RXDV (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXDV. Unterstützte Bus-Schnittstellen: UART.
9RXD0 /CLKCTLDigital_IOSignalanschluss RXD0 /CLKCTL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0 /CLKCTL. Unterstützte Bus-Schnittstellen: UART.
10TXC /REFCLKIDigital_IOSignalanschluss TXC /REFCLKI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXC /REFCLKI. Unterstützte Bus-Schnittstellen: General.
11LED0/PA0Digital_IOSignalanschluss LED0/PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED0/PA0. Unterstützte Bus-Schnittstellen: General.
12RXD3Digital_IOSignalanschluss RXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD3. Unterstützte Bus-Schnittstellen: UART.
13RXCDigital_IOSignalanschluss RXC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXC. Unterstützte Bus-Schnittstellen: UART.
14AVDD33Power_InPositiver Versorgungseingang (AVDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
15TXC /REFCLKDigital_IOSignalanschluss TXC /REFCLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXC /REFCLK. Unterstützte Bus-Schnittstellen: UART.
16TXD0Digital_IOSignalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART.
17TXD1Digital_IOSignalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART.
18TXD2Digital_IOSignalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART.
19TXD3Digital_IOSignalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART.
20CRS /LEDMODDigital_IOSignalanschluss CRS /LEDMOD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CRS /LEDMOD. Unterstützte Bus-Schnittstellen: General.
21RXER /INTBDigital_IOSignalanschluss RXER /INTB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXER /INTB. Unterstützte Bus-Schnittstellen: General.
22MDCDigital_IOSignalanschluss MDC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDC. Unterstützte Bus-Schnittstellen: General.
23MDIO LED0Digital_IOSignalanschluss MDIO LED0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIO LED0. Unterstützte Bus-Schnittstellen: General.
24/PA0Digital_IOSignalanschluss /PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: /PA0. Unterstützte Bus-Schnittstellen: General.
25GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
26MDITPDigital_IOSignalanschluss MDITP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDITP. Unterstützte Bus-Schnittstellen: General.
27COLDigital_IOSignalanschluss COL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: COL. Unterstützte Bus-Schnittstellen: General.
28MDITPDigital_IOSignalanschluss MDITP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDITP. Unterstützte Bus-Schnittstellen: General.
29MDIRPDigital_IOSignalanschluss MDIRP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIRP. Unterstützte Bus-Schnittstellen: General.
30MDIRPDigital_IOSignalanschluss MDIRP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIRP. Unterstützte Bus-Schnittstellen: General.
31XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
32XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
33GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload