ChipDocs.org
⌘K
2284 부품PDF 업로드
CH182H1 (QFN-32(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH182H1

WCHID: C41425604QFN-32(4x4) · 33 핀 · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CH182H1 (QFN-32(4x4))1TXER2XI33V34MDITN5MDIRP6MDIRN7AVDD338RXDV9RXD0 /CLKCTL10TXC /REFCLKI11LED0/PA012RXD313RXC14AVDD3315TXC /REFCLK16TXD017TXD133GND32XO31XI30MDIRN29MDIRP28VDDK27COL26MDITP25GND24/PA023MDIO LED022MDC21RXER /INTB20CRS /LEDMOD19TXD318TXD2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233E=4.00mm · Pitch e=0.40mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D CAD 모델
패키지 외형: 4.00mm × 4.00mm · 피치: 0.40mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (33/33)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1TXERI/O다중화 I/O 및 주변장치 핀 TXER (General)
2XII/O다중화 I/O 및 주변장치 핀 XI (RTC/CLK)
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4MDITNI/O다중화 I/O 및 주변장치 핀 MDITN (General)
5MDIRPI/O다중화 I/O 및 주변장치 핀 MDIRP (General)
6MDIRNI/O다중화 I/O 및 주변장치 핀 MDIRN (General)
7AVDD33Power전원 공급 입력 핀 (AVDD33 — 3.3V / 5.0V Standard Logic)
8RXDVI/O다중화 I/O 및 주변장치 핀 RXDV (UART)
9RXD0 /CLKCTLI/O다중화 I/O 및 주변장치 핀 RXD0 /CLKCTL (UART)
10TXC /REFCLKII/O다중화 I/O 및 주변장치 핀 TXC /REFCLKI (General)
11LED0/PA0I/O다중화 I/O 및 주변장치 핀 LED0/PA0 (General)
12RXD3I/O다중화 I/O 및 주변장치 핀 RXD3 (UART)
13RXCI/O다중화 I/O 및 주변장치 핀 RXC (UART)
14AVDD33Power전원 공급 입력 핀 (AVDD33 — 3.3V / 5.0V Standard Logic)
15TXC /REFCLKI/O다중화 I/O 및 주변장치 핀 TXC /REFCLK (UART)
16TXD0I/O다중화 I/O 및 주변장치 핀 TXD0 (UART)
17TXD1I/O다중화 I/O 및 주변장치 핀 TXD1 (UART)
18TXD2I/O다중화 I/O 및 주변장치 핀 TXD2 (UART)
19TXD3I/O다중화 I/O 및 주변장치 핀 TXD3 (UART)
20CRS /LEDMODI/O다중화 I/O 및 주변장치 핀 CRS /LEDMOD (General)
21RXER /INTBI/O다중화 I/O 및 주변장치 핀 RXER /INTB (General)
22MDCI/O다중화 I/O 및 주변장치 핀 MDC (General)
23MDIO LED0I/O다중화 I/O 및 주변장치 핀 MDIO LED0 (General)
24/PA0I/O다중화 I/O 및 주변장치 핀 /PA0 (General)
25GNDGND접지 기준 핀 (GND)
26MDITPI/O다중화 I/O 및 주변장치 핀 MDITP (General)
27COLI/O다중화 I/O 및 주변장치 핀 COL (General)
28VDDKPower전원 공급 입력 핀 (VDDK — 3.3V / 5.0V Standard Logic)
29MDIRPI/O다중화 I/O 및 주변장치 핀 MDIRP (General)
30MDIRNI/O다중화 I/O 및 주변장치 핀 MDIRN (General)
31XII/O다중화 I/O 및 주변장치 핀 XI (RTC/CLK)
32XOI/O다중화 I/O 및 주변장치 핀 XO (RTC/CLK)
33GNDGND접지 기준 핀 (GND)
PIN 1 TXER
I/O
다중화 I/O 및 주변장치 핀 TXER (General)
설계 권장 사항: 发送错误指示 。 晶振输入 ，需外接25MHz 晶体 一端 ，可选外部25MHz 或50MHz
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 6 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CH182H1 (WCH · QFN-32(4x4))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CH182H1 (QFN-32(4x4)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CH182H1 (QFN-32(4x4)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (33 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CH182H1 (QFN-32(4x4)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CH182H1 (QFN-32(4x4)) - 4. 패키지 외형 치수 (D×E×A)
QFN-32(4x4) · 4.00×4.00mm · 피치 0.40mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CH182H1 (QFN-32(4x4)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (33 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CH182H1 (QFN-32(4x4)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (6개 도면 · 1/1 페이지)
CH182 제품군의 원본 도면 6개 중 1–6번째 표시 중
P1 · p01_fig01247×134px
CH182H1 (QFN-32(4x4)) — 1、概述
1、概述
P1 · p01_fig021687×886px
CH182H1 (QFN-32(4x4)) — 2、特点
2、特点
P2 · p02_fig011721×2149px
CH182H1 (QFN-32(4x4)) — 2、新设计可用CH182D/CH182H1/CH182H2，建议优选小体积的CH182D 或CH182H1。 3、客制引脚CH182H3、CH182H6、CH182H7、CH182H8、CH182F2、CH182F7、CH182F8，仅批量预 定，引脚排列和引脚定义请参考《CH182DS3》手册。
2、新设计可用CH182D/CH182H1/CH182H2，建议优选小体积的CH182D 或CH182H1。 3、客制引脚CH182H3、CH182H6、CH182H7、CH182H8、CH182F2、CH182F7、CH182F8，仅批量预 定，引脚排列和引脚定义请参考《CH182DS3》手册。
P32 · p32_fig011598×1580px
CH182H1 (QFN-32(4x4)) — CH182 以太网PHY 收发器手册 https://wch.cn
CH182 以太网PHY 收发器手册 https://wch.cn
P32 · p32_fig01P32
CH182H1 (QFN-32(4x4)) — Datasheet Page 32 (p32_fig01)
Datasheet Page 32 (p32_fig01)
P33 · p33_fig011502×1418px
CH182H1 (QFN-32(4x4)) — CH182 以太网PHY 收发器手册 https://wch.cn
CH182 以太网PHY 收发器手册 https://wch.cn

전기적 사양 & 상세 부품 사양 (CH182H1)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:CH182H1 (QFN-32(4x4)) 부품은 32핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 4.00 × 4.00 × 0.85 mm (핀 피치 e = 0.40 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 UART, ADC, RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
5MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-32(4x4))
핀 수 및 리드 피치N / e
32 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
UART, ADC, RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼33 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트33 개 패드 · 피치 0.40mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 2.56×2.56mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-32(4x4))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
4.00 × 4.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.40mm
패드 크기 (W × L)Level B
0.28 × 0.80 mm
핀 수 / 총 패드 수Topology
33P / 33Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-32(4x4)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CH182H1 (QFN-32(4x4))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CH182H1 (QFN-32(4x4))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

WCH에서 제조한 CH182H1(QFN-32(4x4) 패키지)은 핀 피치 0.40 mm의 33핀 소자입니다. 주요 핀 구성: 1 (TXER: 다중화 I/O 및 주변장치 핀 TXER (General)), 2 (XI: 다중화 I/O 및 주변장치 핀 XI (RTC/CLK)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (MDITN: 다중화 I/O 및 주변장치 핀 MDITN (General)), 5 (MDIRP: 다중화 I/O 및 주변장치 핀 MDIRP (General)), 6 (MDIRN: 다중화 I/O 및 주변장치 핀 MDIRN (General)).

CH182H1의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH182H1(QFN-32(4x4)) 본체 크기는 4.00 × 4.00 mm, 피치 e = 0.40 mm이며 총 33개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 2.56 × 2.56 mm, IPC-7525 60% 스텐실 창 적용).

CH182H1용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH182H1(WCH, QFN-32(4x4))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (33 핀) 및 CH182 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1TXERDigital_IO신호 단자 TXER (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXER. 지원 버스 프로토콜: General.
2XIDigital_IO신호 단자 XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XI. 지원 버스 프로토콜: RTC/CLK.
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4MDITNDigital_IO신호 단자 MDITN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDITN. 지원 버스 프로토콜: General.
5MDIRPDigital_IO신호 단자 MDIRP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIRP. 지원 버스 프로토콜: General.
6MDIRNDigital_IO신호 단자 MDIRN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIRN. 지원 버스 프로토콜: General.
7AVDD33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (AVDD33, 최대 정격: 5.5V)입니다.
8RXDVDigital_IO신호 단자 RXDV (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXDV. 지원 버스 프로토콜: UART.
9RXD0 /CLKCTLDigital_IO신호 단자 RXD0 /CLKCTL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD0 /CLKCTL. 지원 버스 프로토콜: UART.
10TXC /REFCLKIDigital_IO신호 단자 TXC /REFCLKI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXC /REFCLKI. 지원 버스 프로토콜: General.
11LED0/PA0Digital_IO신호 단자 LED0/PA0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LED0/PA0. 지원 버스 프로토콜: General.
12RXD3Digital_IO신호 단자 RXD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD3. 지원 버스 프로토콜: UART.
13RXCDigital_IO신호 단자 RXC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXC. 지원 버스 프로토콜: UART.
14AVDD33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (AVDD33, 최대 정격: 5.5V)입니다.
15TXC /REFCLKDigital_IO신호 단자 TXC /REFCLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXC /REFCLK. 지원 버스 프로토콜: UART.
16TXD0Digital_IO신호 단자 TXD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD0. 지원 버스 프로토콜: UART.
17TXD1Digital_IO신호 단자 TXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD1. 지원 버스 프로토콜: UART.
18TXD2Digital_IO신호 단자 TXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD2. 지원 버스 프로토콜: UART.
19TXD3Digital_IO신호 단자 TXD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD3. 지원 버스 프로토콜: UART.
20CRS /LEDMODDigital_IO신호 단자 CRS /LEDMOD (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CRS /LEDMOD. 지원 버스 프로토콜: General.
21RXER /INTBDigital_IO신호 단자 RXER /INTB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXER /INTB. 지원 버스 프로토콜: General.
22MDCDigital_IO신호 단자 MDC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDC. 지원 버스 프로토콜: General.
23MDIO LED0Digital_IO신호 단자 MDIO LED0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIO LED0. 지원 버스 프로토콜: General.
24/PA0Digital_IO신호 단자 /PA0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): /PA0. 지원 버스 프로토콜: General.
25GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
26MDITPDigital_IO신호 단자 MDITP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDITP. 지원 버스 프로토콜: General.
27COLDigital_IO신호 단자 COL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): COL. 지원 버스 프로토콜: General.
28VDDKPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDK, 최대 정격: 5.5V)입니다.
29MDIRPDigital_IO신호 단자 MDIRP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIRP. 지원 버스 프로토콜: General.
30MDIRNDigital_IO신호 단자 MDIRN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIRN. 지원 버스 프로토콜: General.
31XIDigital_IO신호 단자 XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XI. 지원 버스 프로토콜: RTC/CLK.
32XODigital_IO신호 단자 XO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XO. 지원 버스 프로토콜: RTC/CLK.
33GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
탐색부품패키지제조사업로드