ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32WB55CEU6TR

STID: C2965229UFQFPN-48(7x7) · 49 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32WB55CEU6TR (UFQFPN-48(7x7))1VBAT2PC14OSC32 IN3PC15OSC32 OU4PH3 BOOT0 -5PB86PB97NRST8VDDA9PA010PA111PA21211 -Jan-20221307 -Jun-202214PA515PA616PA717PA818PA919PB220VDD21RF122VSSRF23VDDRF24OSC_OUT25OSC_IN49EP48VDD47PB746PB645PB544PB4(NJTRST)43PB3(JTDO)42PA15(JTDI)41PA14 (JTCKSW40VDDUSB39PA13 (JTMSSW38PA1237PA1136PA1035VDD34VDDSMPS33VLXSMPS32VSSSMPS31VFBSMPS30PE429PB128PB027AT126AT0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
2PC14OSC32 IN -_I/OマルチプレクスI/O・ペリフェラル端子 PC14OSC32 IN -_ (RTC/CLK)
3PC15OSC32 OUT -_I/OマルチプレクスI/O・ペリフェラル端子 PC15OSC32 OUT -_ (RTC/CLK)
4PH3 BOOT0 -I/OマルチプレクスI/O・ペリフェラル端子 PH3 BOOT0 - (General)
5PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (I2C)
6PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (I2C)
7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
8VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
9PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (PWM, RTC/CLK)
10PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (I2C)
11PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
1211 -Jan-2022I/OマルチプレクスI/O・ペリフェラル端子 11 -Jan-2022 (ADC)
1307 -Jun-2022I/OマルチプレクスI/O・ペリフェラル端子 07 -Jun-2022 (General)
14PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
15PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (UART, ADC)
16PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (I2C, ADC)
17PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, ADC, RTC/CLK)
18PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, I2C)
19PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (I2C, RTC/CLK)
20VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
21RF1I/OマルチプレクスI/O・ペリフェラル端子 RF1 (General)
22VSSRFGNDグラウンド基準端子 (VSSRF)
23VDDRFPower電源供給入力 (VDDRF — 3.3V VDD (Max 4.0V))
24OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 OSC_OUT (RTC/CLK)
25OSC_INI/OマルチプレクスI/O・ペリフェラル端子 OSC_IN (RTC/CLK)
26AT0I/OマルチプレクスI/O・ペリフェラル端子 AT0 (General)
27AT1I/OマルチプレクスI/O・ペリフェラル端子 AT1 (General)
28PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
29PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (UART)
30PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
31VFBSMPSI/OマルチプレクスI/O・ペリフェラル端子 VFBSMPS (General)
32VSSSMPSGNDグラウンド基準端子 (VSSSMPS)
33VLXSMPSI/OマルチプレクスI/O・ペリフェラル端子 VLXSMPS (General)
34VDDSMPSPower電源供給入力 (VDDSMPS — 3.3V VDD (Max 4.0V))
35VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
36PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (USB, I2C)
37PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (USB, SPI, PWM)
38PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (USB, UART)
39PA13 (JTMSSWDIO) -I/OマルチプレクスI/O・ペリフェラル端子 PA13 (JTMSSWDIO) - (USB, SWD/JTAG)
40VDDUSBPower電源供給入力 (VDDUSB — 3.3V VDD (Max 4.0V))
41PA14 (JTCKSWCLK) -I/OマルチプレクスI/O・ペリフェラル端子 PA14 (JTCKSWCLK) - (I2C, SWD/JTAG)
42PA15(JTDI)I/OマルチプレクスI/O・ペリフェラル端子 PA15(JTDI) (SPI, SWD/JTAG)
43PB3(JTDO)I/OマルチプレクスI/O・ペリフェラル端子 PB3(JTDO) (UART, SPI, SWD/JTAG)
44PB4(NJTRST)I/OマルチプレクスI/O・ペリフェラル端子 PB4(NJTRST) (UART, SPI, I2C, SWD/JTAG)
45PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (SPI)
46PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (UART)
47PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (UART)
48VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
49EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VBAT
Power
電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
設計上の注意点: Primary positive power supply input (VBAT) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32WB55CEU6TR (ST · UFQFPN-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32WB55CEU6TR (UFQFPN-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32WB55CEU6TR (UFQFPN-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32WB55CEU6TR (UFQFPN-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32WB55CEU6TR (UFQFPN-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
UFQFPN-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32WB55CEU6TR (UFQFPN-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32WB55CEU6TR (UFQFPN-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
STM32WB55 / STM32WB35 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P58 · p58_fig01パッケージ完全一致
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 10. STM32WB55Cx and STM32WB35Cx UFQFPN48 pinout(1)(2)
Figure 10. STM32WB55Cx and STM32WB35Cx UFQFPN48 pinout(1)(2)
P82 · p82_fig01パッケージ完全一致
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 16. Power supply scheme (all packages except UFBGA129 and WLCSP100)
Figure 16. Power supply scheme (all packages except UFBGA129 and WLCSP100)
P181 · p181_fig01パッケージ完全一致
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 48. UFQFPN48 recommended footprint
Figure 48. UFQFPN48 recommended footprint
P1 · p01_fig01881×755px
STM32WB55CEU6TR (UFQFPN-48(7x7)) — STM32WB55xx STM32WB35xx Multiprotocol wireless 32-bit MCU Arm®-based Cortex®-M4
STM32WB55xx STM32WB35xx Multiprotocol wireless 32-bit MCU Arm®-based Cortex®-M4
P27 · p27_fig011675×725px
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 5. Power distribution
Figure 5. Power distribution
P58 · p58_fig021546×1135px
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 11. STM32WB55Rx VFQFPN68 pinout(1)(2)
Figure 11. STM32WB55Rx VFQFPN68 pinout(1)(2)
P58 · p58_fig01P58
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Datasheet Page 58 (p58_fig01)
Datasheet Page 58 (p58_fig01)
P82 · p82_fig01P82
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Datasheet Page 82 (p82_fig01)
Datasheet Page 82 (p82_fig01)
P83 · p83_fig011546×2053px
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 17. Power supply scheme (UFBGA129 and WLCSP100 packages)
Figure 17. Power supply scheme (UFBGA129 and WLCSP100 packages)
P178 · p178_fig011546×929px
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 45. VFQFPN68 recommended footprint
Figure 45. VFQFPN68 recommended footprint
P179 · p179_fig011546×866px
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Figure 46. VFQFPN68 marking example (package top view)
Figure 46. VFQFPN68 marking example (package top view)
P179 · p179_fig01P179
STM32WB55CEU6TR (UFQFPN-48(7x7)) — Datasheet Page 179 (p179_fig01)
Datasheet Page 179 (p179_fig01)
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32WB55CEU6TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32WB55CEU6TR (UFQFPN-48(7x7)) は 48 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 7.00 × 7.00 × 0.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 3.0V ~ 3.6V (Typ 3.3V)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Bluetooth / BLE, USB, UART, SPI, I2C, ADC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
2.4 GHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 26 本対応
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.60 mm (A1=0.03 mm)
パッケージ系列: QFN (UFQFPN-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Bluetooth / BLE, USB, UART, SPI, I2C, ADC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (PH3 BOOT0 -)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.60×5.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (UFQFPN-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.55 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
UFQFPN-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32WB55CEU6TR (UFQFPN-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32WB55CEU6TR (UFQFPN-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32WB55CEU6TR (UFQFPN-48(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))), 2 (PC14OSC32 IN -_: マルチプレクスI/O・ペリフェラル端子 PC14OSC32 IN -_ (RTC/CLK)), 3 (PC15OSC32 OUT -_: マルチプレクスI/O・ペリフェラル端子 PC15OSC32 OUT -_ (RTC/CLK)), 4 (PH3 BOOT0 -: マルチプレクスI/O・ペリフェラル端子 PH3 BOOT0 - (General)), 5 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (I2C)), 6 (PB9: マルチプレクスI/O・ペリフェラル端子 PB9 (I2C))。

STM32WB55CEU6TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32WB55CEU6TR (UFQFPN-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.60 × 5.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

STM32WB55CEU6TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32WB55CEU6TR (ST, UFQFPN-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & STM32WB55 / STM32WB35 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
2PC14OSC32 IN -_Digital_IO信号端子 PC14OSC32 IN -_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC14OSC32 IN -_。対応バス/インターフェース: RTC/CLK。
3PC15OSC32 OUT -_Digital_IO信号端子 PC15OSC32 OUT -_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC15OSC32 OUT -_。対応バス/インターフェース: RTC/CLK。
4PH3 BOOT0 -Digital_IO信号端子 PH3 BOOT0 -（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH3 BOOT0 -。対応バス/インターフェース: General。
5PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB8。対応バス/インターフェース: I2C。
6PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDAIROUT。対応バス/インターフェース: I2C。
7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
9PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA0。対応バス/インターフェース: PWM, RTC/CLK。
10PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA1。対応バス/インターフェース: I2C。
11PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
1211 -Jan-2022Digital_IO信号端子 11 -Jan-2022（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: 11 -Jan-2022。対応バス/インターフェース: ADC。
1307 -Jun-2022Digital_IO信号端子 07 -Jun-2022（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: 07 -Jun-2022。対応バス/インターフェース: General。
14PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
15PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA6。対応バス/インターフェース: UART, ADC。
16PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA7。対応バス/インターフェース: I2C, ADC。
17PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA8。対応バス/インターフェース: UART, ADC, RTC/CLK。
18PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SCL。対応バス/インターフェース: UART, I2C。
19PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB2。対応バス/インターフェース: I2C, RTC/CLK。
20VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
21RF1RF_50Ohm信号端子 RF1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: RF1。対応バス/インターフェース: General。
22VSSRFGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSRF) です。
23VDDRFPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDRF、最大定格: 4.0V) です。
24OSC_OUTDigital_IO信号端子 OSC_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: OSC_OUT。対応バス/インターフェース: RTC/CLK。
25OSC_INDigital_IO信号端子 OSC_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: OSC_IN。対応バス/インターフェース: RTC/CLK。
26AT0Digital_IO信号端子 AT0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: AT0。対応バス/インターフェース: General。
27AT1Digital_IO信号端子 AT1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: AT1。対応バス/インターフェース: General。
28PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
29PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB1。対応バス/インターフェース: UART。
30PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
31VFBSMPSDigital_IO信号端子 VFBSMPS（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VFBSMPS。対応バス/インターフェース: General。
32VSSSMPSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSSMPS) です。
33VLXSMPSDigital_IO信号端子 VLXSMPS（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VLXSMPS。対応バス/インターフェース: General。
34VDDSMPSPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDSMPS、最大定格: 4.0V) です。
35VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
36PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA10。対応バス/インターフェース: USB, I2C。
37PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISOUSART1CTS。対応バス/インターフェース: USB, SPI, PWM。
38PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA12。対応バス/インターフェース: USB, UART。
39PA13 (JTMSSWDIO) -Digital_IO信号端子 PA13 (JTMSSWDIO) -（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13 (JTMSSWDIO) -。対応バス/インターフェース: USB, SWD/JTAG。
40VDDUSBPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDUSB、最大定格: 4.0V) です。
41PA14 (JTCKSWCLK) -Digital_IO信号端子 PA14 (JTCKSWCLK) -（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA14 (JTCKSWCLK) -。対応バス/インターフェース: I2C, SWD/JTAG。
42PA15(JTDI)Digital_IO信号端子 PA15(JTDI)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS_CM4EVENTOUTMCO。対応バス/インターフェース: SPI, SWD/JTAG。
43PB3(JTDO)Digital_IO信号端子 PB3(JTDO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK_USART1RTSDE。対応バス/インターフェース: UART, SPI, SWD/JTAG。
44PB4(NJTRST)Digital_IO信号端子 PB4(NJTRST)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C3_SDA, SPI1_MISO。対応バス/インターフェース: UART, SPI, I2C, SWD/JTAG。
45PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MOSIUSART1CK。対応バス/インターフェース: SPI。
46PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB6。対応バス/インターフェース: UART。
47PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB7。対応バス/インターフェース: UART。
48VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
49EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード