ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH547L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH547L

WCHID: C2932457LQFP-48(7x7) · 48 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH547L (LQFP-48(7x7))102IO23P5.7/RST4P3.0/RXD5P4.56P4.47P3.1/TXD8P3.2/INT09P3.3/INT110P3.4/T011P3.5/T112P3.613P3.7/INT314P4.315P4.216P4.6/XI17XO18GND/VSS19P4.120P4.021P2.022P2.123P2.2/PWM3/IN24P2.3/PWM248IO4847P1.4/SCS/AIN46P1.3/AIN345P1.2/AIN244P1.1/T2EX/CA43P1.0/T2/AIN042V3341VDD40P0.0/AIN839P0.1/AIN938P0.2/RXD_/AI37P0.3/TXD_/AI36P0.4/RXD235P0.5/TXD234P0.6/RXD333P0.7/TXD332P5.0/DM31P5.1/DP30P5.4/ALE/CKO29P5.5/HVOD28P2.7/TXD127P2.6/RXD126P2.5/PWM0/T225P2.4/PWM1/T2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (48/48)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
10I/OMultiplex-I/O- & Peripherie-Pin 0 (General)
2IO2I/OGeneral Purpose Digital I/O Pin IO2
3P5.7/RSTI/OMultiplex-I/O- & Peripherie-Pin P5.7/RST (General)
4P3.0/RXDI/OMultiplex-I/O- & Peripherie-Pin P3.0/RXD (UART)
5P4.5I/OMultiplex-I/O- & Peripherie-Pin P4.5 (General)
6P4.4I/OMultiplex-I/O- & Peripherie-Pin P4.4 (General)
7P3.1/TXDI/OMultiplex-I/O- & Peripherie-Pin P3.1/TXD (UART)
8P3.2/INT0I/OMultiplex-I/O- & Peripherie-Pin P3.2/INT0 (General)
9P3.3/INT1I/OMultiplex-I/O- & Peripherie-Pin P3.3/INT1 (General)
10P3.4/T0I/OMultiplex-I/O- & Peripherie-Pin P3.4/T0 (General)
11P3.5/T1I/OMultiplex-I/O- & Peripherie-Pin P3.5/T1 (General)
12P3.6I/OMultiplex-I/O- & Peripherie-Pin P3.6 (General)
13P3.7/INT3I/OMultiplex-I/O- & Peripherie-Pin P3.7/INT3 (General)
14P4.3I/OMultiplex-I/O- & Peripherie-Pin P4.3 (General)
15P4.2I/OMultiplex-I/O- & Peripherie-Pin P4.2 (General)
16P4.6/XII/OMultiplex-I/O- & Peripherie-Pin P4.6/XI (RTC/CLK)
17XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
18GND/VSSGNDMasseanschluss (GND/VSS)
19P4.1I/OMultiplex-I/O- & Peripherie-Pin P4.1 (General)
20P4.0I/OMultiplex-I/O- & Peripherie-Pin P4.0 (General)
21P2.0I/OMultiplex-I/O- & Peripherie-Pin P2.0 (General)
22P2.1I/OMultiplex-I/O- & Peripherie-Pin P2.1 (General)
23P2.2/PWM3/INT0_I/OMultiplex-I/O- & Peripherie-Pin P2.2/PWM3/INT0_ (PWM)
24P2.3/PWM2I/OMultiplex-I/O- & Peripherie-Pin P2.3/PWM2 (PWM)
25P2.4/PWM1/T2_I/OMultiplex-I/O- & Peripherie-Pin P2.4/PWM1/T2_ (PWM)
26P2.5/PWM0/T2EX_/CAP2_I/OMultiplex-I/O- & Peripherie-Pin P2.5/PWM0/T2EX_/CAP2_ (PWM)
27P2.6/RXD1I/OMultiplex-I/O- & Peripherie-Pin P2.6/RXD1 (UART)
28P2.7/TXD1I/OMultiplex-I/O- & Peripherie-Pin P2.7/TXD1 (UART)
29P5.5/HVODI/OMultiplex-I/O- & Peripherie-Pin P5.5/HVOD (General)
30P5.4/ALE/CKOI/OMultiplex-I/O- & Peripherie-Pin P5.4/ALE/CKO (General)
31P5.1/DPI/OMultiplex-I/O- & Peripherie-Pin P5.1/DP (General)
32P5.0/DMI/OMultiplex-I/O- & Peripherie-Pin P5.0/DM (General)
33P0.7/TXD3I/OMultiplex-I/O- & Peripherie-Pin P0.7/TXD3 (UART)
34P0.6/RXD3I/OMultiplex-I/O- & Peripherie-Pin P0.6/RXD3 (UART)
35P0.5/TXD2I/OMultiplex-I/O- & Peripherie-Pin P0.5/TXD2 (UART)
36P0.4/RXD2I/OMultiplex-I/O- & Peripherie-Pin P0.4/RXD2 (UART)
37P0.3/TXD_/AIN11I/OMultiplex-I/O- & Peripherie-Pin P0.3/TXD_/AIN11 (UART, ADC)
38P0.2/RXD_/AIN10I/OMultiplex-I/O- & Peripherie-Pin P0.2/RXD_/AIN10 (UART, ADC)
39P0.1/AIN9I/OMultiplex-I/O- & Peripherie-Pin P0.1/AIN9 (ADC)
40P0.0/AIN8I/OMultiplex-I/O- & Peripherie-Pin P0.0/AIN8 (ADC)
41VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
42V33PowerVersorgungsspannungseingang (V33 — 3.3V / 5.0V Standard Logic)
43P1.0/T2/AIN0I/OMultiplex-I/O- & Peripherie-Pin P1.0/T2/AIN0 (ADC)
44P1.1/T2EX/CAP2/AIN1I/OMultiplex-I/O- & Peripherie-Pin P1.1/T2EX/CAP2/AIN1 (ADC)
45P1.2/AIN2I/OMultiplex-I/O- & Peripherie-Pin P1.2/AIN2 (ADC)
46P1.3/AIN3I/OMultiplex-I/O- & Peripherie-Pin P1.3/AIN3 (ADC)
47P1.4/SCS/AIN4I/OMultiplex-I/O- & Peripherie-Pin P1.4/SCS/AIN4 (ADC)
48IO48I/OGeneral Purpose Digital I/O Pin IO48
PIN 1 0
I/O
Multiplex-I/O- & Peripherie-Pin 0 (General)
Designhinweis: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH547L (WCH · LQFP-48(7x7))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH547L (LQFP-48(7x7)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH547L (LQFP-48(7x7)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (48 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH547L (LQFP-48(7x7)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH547L (LQFP-48(7x7)) - 4. Gehäuseabmessungen (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH547L (LQFP-48(7x7)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (48 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH547L (LQFP-48(7x7)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH546 / CH547
P60 · p60_fig01EXAKTES GEHÄUSE
CH547L (LQFP-48(7x7)) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05
18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05
P1 · p01_fig011717×914px
CH547L (LQFP-48(7x7)) — CH546 32KB+3KB 2 路 1 组 8 路 8 通道
CH546 32KB+3KB 2 路 1 组 8 路 8 通道
P27 · p27_fig011757×489px
CH547L (LQFP-48(7x7)) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
P28 · p28_fig011757×1897px
CH547L (LQFP-48(7x7)) — CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
P28 · p28_fig01P28
CH547L (LQFP-48(7x7)) — Datasheet Page 28 (p28_fig01)
Datasheet Page 28 (p28_fig01)
P42 · p42_fig011757×798px
CH547L (LQFP-48(7x7)) — UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
P45 · p45_fig011496×347px
CH547L (LQFP-48(7x7)) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
P45 · p45_fig021529×357px
CH547L (LQFP-48(7x7)) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1

Elektrische Spezifikationen & Bauteildetails (CH547L)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH547L (LQFP-48(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 1.60 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, ADC, PWM, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
40MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
Gehäusefamilie: LQFP (LQFP-48(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol48 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint48 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (LQFP-48(7x7))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.60mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.25 mm
Pins / Gesamt-PadsTopology
48P / 48Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
LQFP-48(7x7)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH547L (LQFP-48(7x7))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH547L (LQFP-48(7x7))?

Das Bauteil CH547L von WCH im LQFP-48(7x7)-Gehäuse besitzt 48 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (0: Multiplex-I/O- & Peripherie-Pin 0 (General)), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (P5.7/RST: Multiplex-I/O- & Peripherie-Pin P5.7/RST (General)), 4 (P3.0/RXD: Multiplex-I/O- & Peripherie-Pin P3.0/RXD (UART)), 5 (P4.5: Multiplex-I/O- & Peripherie-Pin P4.5 (General)), 6 (P4.4: Multiplex-I/O- & Peripherie-Pin P4.4 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH547L?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH547L (LQFP-48(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 48 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH547L heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH547L (WCH, LQFP-48(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (48 Pins) & CH546 / CH547 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
10Digital_IOSignalanschluss 0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: 0. Unterstützte Bus-Schnittstellen: General.
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
3P5.7/RSTDigital_IOSignalanschluss P5.7/RST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.7/RST. Unterstützte Bus-Schnittstellen: General.
4P3.0/RXDDigital_IOSignalanschluss P3.0/RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.0/RXD. Unterstützte Bus-Schnittstellen: UART.
5P4.5Digital_IOSignalanschluss P4.5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.5. Unterstützte Bus-Schnittstellen: General.
6P4.4Digital_IOSignalanschluss P4.4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.4. Unterstützte Bus-Schnittstellen: General.
7P3.1/TXDDigital_IOSignalanschluss P3.1/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1/TXD. Unterstützte Bus-Schnittstellen: UART.
8P3.2/INT0Digital_IOSignalanschluss P3.2/INT0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.2/INT0. Unterstützte Bus-Schnittstellen: General.
9P3.3/INT1Digital_IOSignalanschluss P3.3/INT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.3/INT1. Unterstützte Bus-Schnittstellen: General.
10P3.4/T0Digital_IOSignalanschluss P3.4/T0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4/T0. Unterstützte Bus-Schnittstellen: General.
11P3.5/T1Digital_IOSignalanschluss P3.5/T1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.5/T1. Unterstützte Bus-Schnittstellen: General.
12P3.6Digital_IOSignalanschluss P3.6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.6. Unterstützte Bus-Schnittstellen: General.
13P3.7/INT3Digital_IOSignalanschluss P3.7/INT3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.7/INT3. Unterstützte Bus-Schnittstellen: General.
14P4.3Digital_IOSignalanschluss P4.3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.3. Unterstützte Bus-Schnittstellen: General.
15P4.2Digital_IOSignalanschluss P4.2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.2. Unterstützte Bus-Schnittstellen: General.
16P4.6/XIDigital_IOSignalanschluss P4.6/XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.6/XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
17XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
18GND/VSSGNDElektrischer 0V-Masserückführungsanschluss (GND/VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
19P4.1Digital_IOSignalanschluss P4.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.1. Unterstützte Bus-Schnittstellen: General.
20P4.0Digital_IOSignalanschluss P4.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.0. Unterstützte Bus-Schnittstellen: General.
21P2.0Digital_IOSignalanschluss P2.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.0. Unterstützte Bus-Schnittstellen: General.
22P2.1Digital_IOSignalanschluss P2.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.1. Unterstützte Bus-Schnittstellen: General.
23P2.2/PWM3/INT0_Digital_IOSignalanschluss P2.2/PWM3/INT0_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.2/PWM3/INT0_. Unterstützte Bus-Schnittstellen: PWM.
24P2.3/PWM2Digital_IOSignalanschluss P2.3/PWM2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.3/PWM2. Unterstützte Bus-Schnittstellen: PWM.
25P2.4/PWM1/T2_Digital_IOSignalanschluss P2.4/PWM1/T2_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.4/PWM1/T2_. Unterstützte Bus-Schnittstellen: PWM.
26P2.5/PWM0/T2EX_/CAP2_Digital_IOSignalanschluss P2.5/PWM0/T2EX_/CAP2_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.5/PWM0/T2EX_/CAP2_. Unterstützte Bus-Schnittstellen: PWM.
27P2.6/RXD1Digital_IOSignalanschluss P2.6/RXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.6/RXD1. Unterstützte Bus-Schnittstellen: UART.
28P2.7/TXD1Digital_IOSignalanschluss P2.7/TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.7/TXD1. Unterstützte Bus-Schnittstellen: UART.
29P5.5/HVODDigital_IOSignalanschluss P5.5/HVOD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.5/HVOD. Unterstützte Bus-Schnittstellen: General.
30P5.4/ALE/CKODigital_IOSignalanschluss P5.4/ALE/CKO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.4/ALE/CKO. Unterstützte Bus-Schnittstellen: General.
31P5.1/DPDigital_IOSignalanschluss P5.1/DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.1/DP. Unterstützte Bus-Schnittstellen: General.
32P5.0/DMDigital_IOSignalanschluss P5.0/DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.0/DM. Unterstützte Bus-Schnittstellen: General.
33P0.7/TXD3Digital_IOSignalanschluss P0.7/TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.7/TXD3. Unterstützte Bus-Schnittstellen: UART.
34P0.6/RXD3Digital_IOSignalanschluss P0.6/RXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.6/RXD3. Unterstützte Bus-Schnittstellen: UART.
35P0.5/TXD2Digital_IOSignalanschluss P0.5/TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.5/TXD2. Unterstützte Bus-Schnittstellen: UART.
36P0.4/RXD2Digital_IOSignalanschluss P0.4/RXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.4/RXD2. Unterstützte Bus-Schnittstellen: UART.
37P0.3/TXD_/AIN11Digital_IOSignalanschluss P0.3/TXD_/AIN11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.3/TXD_/AIN11. Unterstützte Bus-Schnittstellen: UART, ADC.
38P0.2/RXD_/AIN10Digital_IOSignalanschluss P0.2/RXD_/AIN10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.2/RXD_/AIN10. Unterstützte Bus-Schnittstellen: UART, ADC.
39P0.1/AIN9AnalogSignalanschluss P0.1/AIN9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.1/AIN9. Unterstützte Bus-Schnittstellen: ADC.
40P0.0/AIN8AnalogSignalanschluss P0.0/AIN8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.0/AIN8. Unterstützte Bus-Schnittstellen: ADC.
41VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
42V33Power_InPositiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
43P1.0/T2/AIN0AnalogSignalanschluss P1.0/T2/AIN0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.0/T2/AIN0. Unterstützte Bus-Schnittstellen: ADC.
44P1.1/T2EX/CAP2/AIN1AnalogSignalanschluss P1.1/T2EX/CAP2/AIN1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.1/T2EX/CAP2/AIN1. Unterstützte Bus-Schnittstellen: ADC.
45P1.2/AIN2AnalogSignalanschluss P1.2/AIN2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.2/AIN2. Unterstützte Bus-Schnittstellen: ADC.
46P1.3/AIN3AnalogSignalanschluss P1.3/AIN3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.3/AIN3. Unterstützte Bus-Schnittstellen: ADC.
47P1.4/SCS/AIN4AnalogSignalanschluss P1.4/SCS/AIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.4/SCS/AIN4. Unterstützte Bus-Schnittstellen: ADC.
48IO48Digital_IOGeneral Purpose Digital I/O Pin IO48
EntdeckenBauteileGehäuseHerstellerUpload