Mechanische Abmessungen & Land Pattern (ESOP-8)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung ESOP-8 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — KP18061ESPA (ESOP-8)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KP18061ESPA (ESOP-8)?
Das Bauteil KP18061ESPA von Kiwi Instruments im ESOP-8-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (PC: Multiplex-I/O- & Peripherie-Pin PC (General)), 2 (PWM: Multiplex-I/O- & Peripherie-Pin PWM (PWM)), 3 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)), 4 (RSL: Multiplex-I/O- & Peripherie-Pin RSL (General)), 5 (COUT: Multiplex-I/O- & Peripherie-Pin COUT (General)), 6 (LED: Multiplex-I/O- & Peripherie-Pin LED (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der KP18061ESPA?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KP18061ESPA (ESOP-8) 3.90 × 4.90 mm bei einem Pitch e = 1.27 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.50 × 3.50 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KP18061ESPA heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KP18061ESPA (Kiwi Instruments, ESOP-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & KP18061 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | PC | Digital_IO | Signalanschluss PC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC. Unterstützte Bus-Schnittstellen: General. |
| 2 | PWM | Digital_IO | Signalanschluss PWM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM. Unterstützte Bus-Schnittstellen: PWM. |
| 3 | CS | Digital_IO | Signalanschluss CS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General. |
| 4 | RSL | Digital_IO | Signalanschluss RSL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RSL. Unterstützte Bus-Schnittstellen: General. |
| 5 | COUT | Digital_IO | Signalanschluss COUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: COUT. Unterstützte Bus-Schnittstellen: General. |
| 6 | LED | Digital_IO | Signalanschluss LED (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED. Unterstützte Bus-Schnittstellen: General. |
| 7 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 8 | VIN | Power_In | Positiver Versorgungseingang (VIN) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 9 | EP | GND | Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |