ChipDocs.org
⌘K
2284 部品PDFアップロード
KP1073LDP (DIP-7) — Symbol, Footprint IPC-7351B & 3D STEP Model

KP1073LDP

Kiwi InstrumentsID: C2692476DIP-7 · 7 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · KP1073LDP (DIP-7)1GND2ROVP3NC4HVDD7CS6Drain5DrainGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2Dフットプリント
7654321E=9.30mm · Pitch e=2.54mmD=6.40mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 9.30mm × 6.40mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (7/7)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1GNDGNDグラウンド基準端子 (GND)
2ROVPI/OマルチプレクスI/O・ペリフェラル端子 ROVP (General)
3NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
4HVDDPower電源供給入力 (HVDD — 3.3V / 5.0V Standard Logic)
5DrainAnalogマルチプレクスI/O・ペリフェラル端子 Drain (General)
6DrainAnalogマルチプレクスI/O・ペリフェラル端子 Drain (General)
7CSI/OマルチプレクスI/O・ペリフェラル端子 CS (General)
PIN 1 GND
GND
グラウンド基準端子 (GND)
設計上の注意点: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 17 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: KP1073LDP (Kiwi Instruments · DIP-7)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
KP1073LDP (DIP-7) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
KP1073LDP (DIP-7) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (7ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
KP1073LDP (DIP-7) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
KP1073LDP (DIP-7) - 4. パッケージ外形寸法図 (D×E×A)
DIP-7 · 9.30×6.40mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
KP1073LDP (DIP-7) - 5. 推奨PCBフットプリント
IPC-7351B パッド (7 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
KP1073LDP (DIP-7) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (17 点 · 1/2 ページ)
KP1070 / KP1071 / KP1072 シリーズの切り抜きなし原本図面 17 点中 1–12 点目を表示
P1 · p01_fig01パッケージ完全一致
KP1073LDP (DIP-7) — 非隔离、降压型准谐振 LED 功率开关
非隔离、降压型准谐振 LED 功率开关
P2 · p02_fig01パッケージ完全一致
KP1073LDP (DIP-7) — KP107XL 非隔离、降压型准谐振 LED 功率开关
KP107XL 非隔离、降压型准谐振 LED 功率开关
P2 · p02_fig07パッケージ完全一致
KP1073LDP (DIP-7) — DIP-7 DIP-7 DIP-7 DIP-7
DIP-7 DIP-7 DIP-7 DIP-7
P2 · p02_fig08パッケージ完全一致
KP1073LDP (DIP-7) — DIP-7 DIP-7 DIP-7 DIP-7
DIP-7 DIP-7 DIP-7 DIP-7
P2 · p02_fig09パッケージ完全一致
KP1073LDP (DIP-7) — DIP-7 DIP-7 DIP-7 DIP-7
DIP-7 DIP-7 DIP-7 DIP-7
P2 · p02_fig10パッケージ完全一致
KP1073LDP (DIP-7) — DIP-7 DIP-7 DIP-7 DIP-7
DIP-7 DIP-7 DIP-7 DIP-7
P8 · p08_fig01パッケージ完全一致
KP1073LDP (DIP-7) — 必易确保以上信息准确可靠，同时保留在不发布任何通知的情况下对以上信息进行修改的权利。使用者在将 必易的产品整合到任何应用的过程中，应确保不侵犯第三方知识产权；未按以上信息所规定的应用条件和参 数进行使用所造成的损失，必易不负任何法律责任。
必易确保以上信息准确可靠，同时保留在不发布任何通知的情况下对以上信息进行修改的权利。使用者在将 必易的产品整合到任何应用的过程中，应确保不侵犯第三方知识产权；未按以上信息所规定的应用条件和参 数进行使用所造成的损失，必易不负任何法律责任。
P1 · p01_fig01P1
KP1073LDP (DIP-7) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig07P2
KP1073LDP (DIP-7) — Datasheet Page 2 (p02_fig07)
Datasheet Page 2 (p02_fig07)
P5 · p05_fig011841×2389px
KP1073LDP (DIP-7) — KP107XL 非隔离、降压型准谐振 LED 功率开关 | TLEB 电流采样前沿消隐时间 (备注 3) 300 500 700 ns | Vcs(max) 峰值电流基准 590 600 610 mV | TD_OC 关断延时 (备注 3) 100 ns | 输出过压保护部分 (ROVP 管脚) | IROVP ROVP 输出电流 49 μA | 使能部分 (ROVP 管脚) | VROVP ROVP 电压 当VROVP＜150mV 时，芯 片停止工作 150 mV | 过热
KP107XL 非隔离、降压型准谐振 LED 功率开关 | TLEB 电流采样前沿消隐时间 (备注 3) 300 500 700 ns | Vcs(max) 峰值电流基准 590 600 610 mV | TD_OC 关断延时 (备注 3) 100 ns | 输出过压保护部分 (ROVP 管脚) | IROVP ROVP 输出电流 49 μA | 使能部分 (ROVP 管脚) | VROVP ROVP 电压 当VROVP＜150mV 时，芯 片停止工作 150 mV | 过热
P8 · p08_fig01P8
KP1073LDP (DIP-7) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)
P2 · p02_fig02PDF 内の全パッケージ
KP1073LDP (DIP-7) — SOP-7 SOP-7 SOP-7 SOP-7 SOP-7
SOP-7 SOP-7 SOP-7 SOP-7 SOP-7
1 / 2 ページ (17 点の抽出図面)

電気仕様 & 部品詳細スペック (KP1073LDP)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:KP1073LDP (DIP-7) は 7 ピンの標準電子部品・コネクタで、パッケージ外形は 9.42 × 10.41 × 4.50 mm（ピンピッチ e = 2.54 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
7kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.42 × 10.41 × 4.50 mm (A1=0.51 mm)
パッケージ系列: DIP (DIP-7)
ピン数・リードピッチN / e
7 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル7 ピン自動バス分類
OK
IPC-7351B フットプリント7 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (DIP-7)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.30 × 6.40 mm
全高 (A) & ピッチ (e)IPC-7351B
A=4.50mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
7P / 7Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
DIP-7
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — KP1073LDP (DIP-7)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

KP1073LDP (DIP-7) のピン配置 (Pinout) および電源電圧仕様は？

Kiwi Instruments 製 KP1073LDP (DIP-7 パッケージ) は全 7 ピン構成で、ピンピッチは 2.54 mm です。主なピン：1 (GND: グラウンド基準端子 (GND)), 2 (ROVP: マルチプレクスI/O・ペリフェラル端子 ROVP (General)), 3 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 4 (HVDD: 電源供給入力 (HVDD — 3.3V / 5.0V Standard Logic)), 5 (Drain: マルチプレクスI/O・ペリフェラル端子 Drain (General)), 6 (Drain: マルチプレクスI/O・ペリフェラル端子 Drain (General))。

KP1073LDP の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、KP1073LDP (DIP-7) の本体外形は 6.40 × 9.30 mm、ピッチ e = 2.54 mm、合計 7 パッドで構成されています。

KP1073LDP の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの KP1073LDP (Kiwi Instruments, DIP-7) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (7 ピン) & KP1070 / KP1071 / KP1072 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
2ROVPDigital_IO信号端子 ROVP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ROVP。対応バス/インターフェース: General。
3NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
4HVDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (HVDD、最大定格: 5.5V) です。
5DrainAnalog信号端子 Drain（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Drain。対応バス/インターフェース: General。
6DrainAnalog信号端子 Drain（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Drain。対応バス/インターフェース: General。
7CSDigital_IO信号端子 CS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CS。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード