KP13135DP (DIP-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

KP13135DP

Kiwi InstrumentsID: C2692466DIP-8 · 8 Pins · Pitch 2.54mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · KP13135DP (DIP-8)1GND2CS3COMP4FB8Drain7Drain6Drain5VDDGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
12345678E=6.35mm · Pitch e=2.54mmD=9.62mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 6.35mm × 9.62mm · Raster: 2.54mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (8/8)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1GNDGNDMasseanschluss (GND)
2CSI/OMultiplex-I/O- & Peripherie-Pin CS (General)
3COMPI/OMultiplex-I/O- & Peripherie-Pin COMP (General)
4FBI/OMultiplex-I/O- & Peripherie-Pin FB (General)
5VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
6DrainAnalogMultiplex-I/O- & Peripherie-Pin Drain (General)
7DrainAnalogMultiplex-I/O- & Peripherie-Pin Drain (General)
8DrainAnalogMultiplex-I/O- & Peripherie-Pin Drain (General)
PIN 1 GND
GND
Masseanschluss (GND)
Designhinweis: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: KP13135DP (Kiwi Instruments · DIP-8)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
KP13135DP (DIP-8) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
KP13135DP (DIP-8) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (8 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
KP13135DP (DIP-8) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
KP13135DP (DIP-8) - 4. Gehäuseabmessungen (D×E×A)
DIP-8 · 6.35×9.62mm · Raster 2.54mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
KP13135DP (DIP-8) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (8 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
KP13135DP (DIP-8) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für KP13135
P1 · p01_fig01EXAKTES GEHÄUSE
KP13135DP (DIP-8) — 图 1:浮地双绕组典型应用电路图
图 1:浮地双绕组典型应用电路图
P3 · p03_fig01EXAKTES GEHÄUSE
KP13135DP (DIP-8) — www.kiwiinst.com 3 DS_KP1313XDP_REV1.0_CN ©Kiwi Instruments Corp. Confidential
www.kiwiinst.com 3 DS_KP1313XDP_REV1.0_CN ©Kiwi Instruments Corp. Confidential
P3 · p03_fig02EXAKTES GEHÄUSE
KP13135DP (DIP-8) — DIP-8 DIP-8
DIP-8 DIP-8
P3 · p03_fig03EXAKTES GEHÄUSE
KP13135DP (DIP-8) — DIP-8 DIP-8
DIP-8 DIP-8
P7 · p07_fig01EXAKTES GEHÄUSE
KP13135DP (DIP-8) — 必易微确保以上信息准确可靠,同时保留在不发布任何通知的情况下对以上信息进行修改的权利。 使用者在 将必易微的产品整合到任何应用的过程中,应确保不侵犯第三方知识产权;未按以上信息所规定的应用条件 和参数进行使用所造成的损失,必易微不负任何法律责任。
必易微确保以上信息准确可靠,同时保留在不发布任何通知的情况下对以上信息进行修改的权利。 使用者在 将必易微的产品整合到任何应用的过程中,应确保不侵犯第三方知识产权;未按以上信息所规定的应用条件 和参数进行使用所造成的损失,必易微不负任何法律责任。
P1 · p01_fig01P1
KP13135DP (DIP-8) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011861×2414px
KP13135DP (DIP-8) — 图 2:实地三绕组典型应用电路图
图 2:实地三绕组典型应用电路图
P4 · p04_fig011839×2668px
KP13135DP (DIP-8) — www.kiwiinst.com 4 DS_KP1313XDP_REV1.0_CN ©Kiwi Instruments Corp. Confidential
www.kiwiinst.com 4 DS_KP1313XDP_REV1.0_CN ©Kiwi Instruments Corp. Confidential
P7 · p07_fig01P7
KP13135DP (DIP-8) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)

Elektrische Spezifikationen & Bauteildetails (KP13135DP)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:KP13135DP (DIP-8) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.62 × 6.35 × 4.20 mm (Pin-Raster e = 2.54 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.62 × 6.35 × 4.20 mm (A1=0.51 mm)
Gehäusefamilie: DIP (DIP-8)
Pinanzahl & RastermaßN / e
8 Pins | Pitch e = 2.54 mm (100.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol8 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint8 Pads · Raster 2.54mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (DIP-8)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
9.62 × 6.35 mm
Höhe (A) & Raster (e)IPC-7351B
A=4.20mm · e=2.54mm
Pad-Abmessungen (W × L)Level B
1.60 × 1.60 mm
Pins / Gesamt-PadsTopology
8P / 8Pad (THT_DIP)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
DIP-8
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — KP13135DP (DIP-8)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KP13135DP (DIP-8)?

Das Bauteil KP13135DP von Kiwi Instruments im DIP-8-Gehäuse besitzt 8 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (GND: Masseanschluss (GND)), 2 (CS: Multiplex-I/O- & Peripherie-Pin CS (General)), 3 (COMP: Multiplex-I/O- & Peripherie-Pin COMP (General)), 4 (FB: Multiplex-I/O- & Peripherie-Pin FB (General)), 5 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 6 (Drain: Multiplex-I/O- & Peripherie-Pin Drain (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der KP13135DP?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KP13135DP (DIP-8) 6.35 × 9.62 mm bei einem Pitch e = 2.54 mm und 8 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KP13135DP heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KP13135DP (Kiwi Instruments, DIP-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (8 Pins) & KP13135 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
2CSDigital_IOSignalanschluss CS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS. Unterstützte Bus-Schnittstellen: General.
3COMPDigital_IOSignalanschluss COMP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: COMP. Unterstützte Bus-Schnittstellen: General.
4FBDigital_IOSignalanschluss FB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FB. Unterstützte Bus-Schnittstellen: General.
5VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6DrainAnalogSignalanschluss Drain (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Drain. Unterstützte Bus-Schnittstellen: General.
7DrainAnalogSignalanschluss Drain (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Drain. Unterstützte Bus-Schnittstellen: General.
8DrainAnalogSignalanschluss Drain (Richtung: Analog, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Drain. Unterstützte Bus-Schnittstellen: General.