ChipDocs.org
⌘K
2284 部品PDFアップロード
MAX3674ECM2T (TQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MAX3674ECM2T

MICROCHIPID: C2664710TQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MAX3674ECM2T (TQFP-48(7x7))1VCC2BYPASS#3GND4VCC5VCC_PLL6REF_SEL7REF_CLK8GND9CLK_STOPA#10CLK_STOPB#11XTAL112XTAL213VCC14M015M116M217M318M419GND20M521M622M723M824M948P47ADR046ADR145SCL44SDA43MR#42VCC41PLOAD#40NA039NA138NA237GND36VCC35NB34VCC33QA32QA#31GND30VCC29QB28QB#27GND26LOCK25TEST_ENGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
2BYPASS#I/OマルチプレクスI/O・ペリフェラル端子 BYPASS# (General)
3GNDGNDグラウンド基準端子 (GND)
4VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
5VCC_PLLPower電源供給入力 (VCC_PLL — 3.3V / 5.0V Standard Logic)
6REF_SELI/OマルチプレクスI/O・ペリフェラル端子 REF_SEL (General)
7REF_CLKI/OマルチプレクスI/O・ペリフェラル端子 REF_CLK (General)
8GNDGNDグラウンド基準端子 (GND)
9CLK_STOPA#I/OマルチプレクスI/O・ペリフェラル端子 CLK_STOPA# (General)
10CLK_STOPB#I/OマルチプレクスI/O・ペリフェラル端子 CLK_STOPB# (General)
11XTAL1I/OマルチプレクスI/O・ペリフェラル端子 XTAL1 (RTC/CLK)
12XTAL2I/OマルチプレクスI/O・ペリフェラル端子 XTAL2 (RTC/CLK)
13VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
14M0I/OマルチプレクスI/O・ペリフェラル端子 M0 (General)
15M1I/OマルチプレクスI/O・ペリフェラル端子 M1 (General)
16M2I/OマルチプレクスI/O・ペリフェラル端子 M2 (General)
17M3I/OマルチプレクスI/O・ペリフェラル端子 M3 (General)
18M4I/OマルチプレクスI/O・ペリフェラル端子 M4 (General)
19GNDGNDグラウンド基準端子 (GND)
20M5I/OマルチプレクスI/O・ペリフェラル端子 M5 (General)
21M6I/OマルチプレクスI/O・ペリフェラル端子 M6 (General)
22M7I/OマルチプレクスI/O・ペリフェラル端子 M7 (General)
23M8I/OマルチプレクスI/O・ペリフェラル端子 M8 (General)
24M9I/OマルチプレクスI/O・ペリフェラル端子 M9 (General)
25TEST_ENI/OマルチプレクスI/O・ペリフェラル端子 TEST_EN (General)
26LOCKI/OマルチプレクスI/O・ペリフェラル端子 LOCK (General)
27GNDGNDグラウンド基準端子 (GND)
28QB#I/OマルチプレクスI/O・ペリフェラル端子 QB# (General)
29QBI/OマルチプレクスI/O・ペリフェラル端子 QB (General)
30VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
31GNDGNDグラウンド基準端子 (GND)
32QA#I/OマルチプレクスI/O・ペリフェラル端子 QA# (General)
33QAI/OマルチプレクスI/O・ペリフェラル端子 QA (General)
34VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
35NBI/OマルチプレクスI/O・ペリフェラル端子 NB (General)
36VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
37GNDGNDグラウンド基準端子 (GND)
38NA2I/OマルチプレクスI/O・ペリフェラル端子 NA2 (General)
39NA1I/OマルチプレクスI/O・ペリフェラル端子 NA1 (General)
40NA0I/OマルチプレクスI/O・ペリフェラル端子 NA0 (General)
41PLOAD#I/OマルチプレクスI/O・ペリフェラル端子 PLOAD# (General)
42VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
43MR#I/OマルチプレクスI/O・ペリフェラル端子 MR# (General)
44SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
45SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
46ADR1I/OマルチプレクスI/O・ペリフェラル端子 ADR1 (General)
47ADR0I/OマルチプレクスI/O・ペリフェラル端子 ADR0 (General)
48PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
PIN 1 VCC
Power
電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VCC) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 4 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MAX3674ECM2T (MICROCHIP · TQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MAX3674ECM2T (TQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MAX3674ECM2T (TQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MAX3674ECM2T (TQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MAX3674ECM2T (TQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
TQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MAX3674ECM2T (TQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MAX3674ECM2T (TQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (4 点 · 1/1 ページ)
MAX3674 シリーズの切り抜きなし原本図面 4 点中 1–4 点目を表示
P1 · p01_fig011973×987px
MAX3674ECM2T (TQFP-48(7x7)) — Pin Configuration appears at end of data sheet.
Pin Configuration appears at end of data sheet.
P1 · p01_fig01P1
MAX3674ECM2T (TQFP-48(7x7)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P19 · p19_fig011898×1496px
MAX3674ECM2T (TQFP-48(7x7)) — Network Clock Synthesizer
Network Clock Synthesizer
P19 · p19_fig01P19
MAX3674ECM2T (TQFP-48(7x7)) — Datasheet Page 19 (p19_fig01)
Datasheet Page 19 (p19_fig01)

電気仕様 & 部品詳細スペック (MAX3674ECM2T)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MAX3674ECM2T (TQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C to +85°C、I2C, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
21.25MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (TQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
TQFP-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MAX3674ECM2T (TQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MAX3674ECM2T (TQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MAX3674ECM2T (TQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 2 (BYPASS#: マルチプレクスI/O・ペリフェラル端子 BYPASS# (General)), 3 (GND: グラウンド基準端子 (GND)), 4 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 5 (VCC_PLL: 電源供給入力 (VCC_PLL — 3.3V / 5.0V Standard Logic)), 6 (REF_SEL: マルチプレクスI/O・ペリフェラル端子 REF_SEL (General))。

MAX3674ECM2T の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MAX3674ECM2T (TQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

MAX3674ECM2T の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MAX3674ECM2T (MICROCHIP, TQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & MAX3674 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
2BYPASS#Digital_IO信号端子 BYPASS#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BYPASS#。対応バス/インターフェース: General。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
5VCC_PLLPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC_PLL、最大定格: 5.5V) です。
6REF_SELDigital_IO信号端子 REF_SEL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REF_SEL。対応バス/インターフェース: General。
7REF_CLKDigital_IO信号端子 REF_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REF_CLK。対応バス/インターフェース: General。
8GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
9CLK_STOPA#Digital_IO信号端子 CLK_STOPA#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK_STOPA#。対応バス/インターフェース: General。
10CLK_STOPB#Digital_IO信号端子 CLK_STOPB#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK_STOPB#。対応バス/インターフェース: General。
11XTAL1Digital_IO信号端子 XTAL1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL1。対応バス/インターフェース: RTC/CLK。
12XTAL2Digital_IO信号端子 XTAL2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL2。対応バス/インターフェース: RTC/CLK。
13VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
14M0Digital_IO信号端子 M0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M0。対応バス/インターフェース: General。
15M1Digital_IO信号端子 M1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M1。対応バス/インターフェース: General。
16M2Digital_IO信号端子 M2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M2。対応バス/インターフェース: General。
17M3Digital_IO信号端子 M3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M3。対応バス/インターフェース: General。
18M4Digital_IO信号端子 M4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M4。対応バス/インターフェース: General。
19GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
20M5Digital_IO信号端子 M5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M5。対応バス/インターフェース: General。
21M6Digital_IO信号端子 M6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M6。対応バス/インターフェース: General。
22M7Digital_IO信号端子 M7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M7。対応バス/インターフェース: General。
23M8Digital_IO信号端子 M8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M8。対応バス/インターフェース: General。
24M9Digital_IO信号端子 M9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: M9。対応バス/インターフェース: General。
25TEST_ENDigital_IO信号端子 TEST_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TEST_EN。対応バス/インターフェース: General。
26LOCKDigital_IO信号端子 LOCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LOCK。対応バス/インターフェース: General。
27GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
28QB#Digital_IO信号端子 QB#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: QB#。対応バス/インターフェース: General。
29QBDigital_IO信号端子 QB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: QB。対応バス/インターフェース: General。
30VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
31GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
32QA#Digital_IO信号端子 QA#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: QA#。対応バス/インターフェース: General。
33QADigital_IO信号端子 QA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: QA。対応バス/インターフェース: General。
34VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
35NBDigital_IO信号端子 NB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NB。対応バス/インターフェース: General。
36VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
37GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
38NA2Digital_IO信号端子 NA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NA2。対応バス/インターフェース: General。
39NA1Digital_IO信号端子 NA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NA1。対応バス/インターフェース: General。
40NA0Digital_IO信号端子 NA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NA0。対応バス/インターフェース: General。
41PLOAD#Digital_IO信号端子 PLOAD#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PLOAD#。対応バス/インターフェース: General。
42VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
43MR#Digital_IO信号端子 MR#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MR#。対応バス/インターフェース: General。
44SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
45SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
46ADR1Digital_IO信号端子 ADR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ADR1。対応バス/インターフェース: General。
47ADR0Digital_IO信号端子 ADR0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ADR0。対応バス/インターフェース: General。
48PDigital_IO信号端子 P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード