ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32H503CBU6

STID: C25503101UFQFPN-48-EP(7x7) · 49 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32H503CBU6 (UFQFPN-48-EP(7x7))1VBAT2PC1333V34NC5PH0OSC IN(PH6PH1OSC OUT(P7NRST8VSSA9VDDA10PA011PA112PA213PA314PA415PA516PA617PA718PB019PB120PB221PB1022VCAP23VSS24VDD25PB1249VSS48VDD47VSS46VCAP45PB844BOOT043PB742PB641PB540PB4(NJTRST)39PB3(JTDO/TRA38PA15(JTDI)37PA14(JTCK/SW36VDD35VSS34PA13(JTMS/SW33PA1232PA1131PA1030PA929PA828PB1527PB1426PB13Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (49/49)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
2PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (RTC/CLK)
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNCNo Connect (Leave Floating)
5PH0OSC IN(PH0) -_I/OマルチプレクスI/O・ペリフェラル端子 PH0OSC IN(PH0) -_ (RTC/CLK)
6PH1OSC OUT(PH1) -_I/OマルチプレクスI/O・ペリフェラル端子 PH1OSC OUT(PH1) -_ (RTC/CLK)
7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
8VSSAGNDグラウンド基準端子 (VSSA)
9VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
10PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (UART, SPI, PWM, RTC/CLK)
11PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, SPI, ADC, PWM)
12PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART, SPI, ADC, PWM)
13PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (UART, SPI, ADC, PWM)
14PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC, DAC, PWM)
15PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (UART, SPI, ADC, PWM)
16PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (SPI, ADC)
17PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (UART, SPI, ADC, PWM)
18PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (ADC, PWM)
19PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (UART, SPI, ADC, PWM)
20PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (UART, SPI, RTC/CLK)
21PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (UART, SPI, I2C, PWM)
22VCAPI/OマルチプレクスI/O・ペリフェラル端子 VCAP (General)
23VSSGNDグラウンド基準端子 (VSS)
24VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
25PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (UART, SPI)
26PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, I2C, PWM)
27PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI, PWM)
28PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (UART, SPI, PWM, RTC/CLK)
29PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, SPI, RTC/CLK)
30PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART, SPI)
31PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (PWM)
32PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (USB, UART, SPI, PWM)
33PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (USB, UART, SPI, PWM)
34PA13(JTMS/SWDIO)I/OマルチプレクスI/O・ペリフェラル端子 PA13(JTMS/SWDIO) (UART, SWD/JTAG)
35VSSGNDグラウンド基準端子 (VSS)
36VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
37PA14(JTCK/SWCLK)I/OマルチプレクスI/O・ペリフェラル端子 PA14(JTCK/SWCLK) (UART, PWM, SWD/JTAG)
38PA15(JTDI)I/OマルチプレクスI/O・ペリフェラル端子 PA15(JTDI) (UART, SPI, SWD/JTAG)
39PB3(JTDO/TRACESWO)I/OマルチプレクスI/O・ペリフェラル端子 PB3(JTDO/TRACESWO) (SPI, I2C, PWM, SWD/JTAG)
40PB4(NJTRST)I/OマルチプレクスI/O・ペリフェラル端子 PB4(NJTRST) (SPI, I2C, PWM, SWD/JTAG)
41PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (UART, SPI, I2C, PWM)
42PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (UART, SPI, I2C, PWM)
43PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (UART, SPI, I2C, PWM)
44BOOT0I入力専用端子 BOOT0 (General)
45PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (UART, SPI, I2C)
46VCAPI/OマルチプレクスI/O・ペリフェラル端子 VCAP (General)
47VSSGNDグラウンド基準端子 (VSS)
48VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
49VSSGND露出サーマルパッド・グラウンド (VSS)
PIN 1 VBAT
Power
電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
設計上の注意点: Primary positive power supply input (VBAT) operating in the 3.3V VDD (Max 4.0V) domain (Max rating: 4.0V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 15 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32H503CBU6 (ST · UFQFPN-48-EP(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32H503CBU6 (UFQFPN-48-EP(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32H503CBU6 (UFQFPN-48-EP(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (49ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32H503CBU6 (UFQFPN-48-EP(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32H503CBU6 (UFQFPN-48-EP(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
UFQFPN-48-EP(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32H503CBU6 (UFQFPN-48-EP(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (49 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32H503CBU6 (UFQFPN-48-EP(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (15 点 · 1/2 ページ)
STM32H503 シリーズの切り抜きなし原本図面 15 点中 1–12 点目を表示
P49 · p49_fig01パッケージ完全一致
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Figure 6. LQFP48 pinout
Figure 6. LQFP48 pinout
P49 · p49_fig02パッケージ完全一致
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — 10
10
P163 · p163_fig01パッケージ完全一致
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Figure 42. UFQFPN48 - Outline
Figure 42. UFQFPN48 - Outline
P164 · p164_fig01パッケージ完全一致
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Figure 43. UFQFPN48 - Footprint example
Figure 43. UFQFPN48 - Footprint example
P1 · p01_fig011751×736px
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — • VBAT supply for RTC, 32 backup registers (32 bits)
• VBAT supply for RTC, 32 backup registers (32 bits)
P49 · p49_fig02P49
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Datasheet Page 49 (p49_fig02)
Datasheet Page 49 (p49_fig02)
P98 · p98_fig011546×702px
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Figure 16. Typical application with an 8 MHz crystal
Figure 16. Typical application with an 8 MHz crystal
P99 · p99_fig011546×704px
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Figure 17. Typical application with a 32.768 kHz crystal
Figure 17. Typical application with a 32.768 kHz crystal
P99 · p99_fig01P99
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Datasheet Page 99 (p99_fig01)
Datasheet Page 99 (p99_fig01)
P128 · p128_fig011547×1000px
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Figure 21. ADC accuracy characteristics
Figure 21. ADC accuracy characteristics
P128 · p128_fig021546×742px
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Figure 22. Typical connection diagram when using the ADC with FT/TT pins
Figure 22. Typical connection diagram when using the ADC with FT/TT pins
P128 · p128_fig01P128
STM32H503CBU6 (UFQFPN-48-EP(7x7)) — Datasheet Page 128 (p128_fig01)
Datasheet Page 128 (p128_fig01)
1 / 2 ページ (15 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32H503CBU6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32H503CBU6 (UFQFPN-48-EP(7x7)) は 48 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 7.00 × 7.00 × 0.55 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.71 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, I2S, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.71 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
250 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 32 本対応
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.55 mm (A1=0.04 mm)
パッケージ系列: QFN (UFQFPN-48-EP(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, I2S, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル49 ピン自動バス分類
OK
IPC-7351B フットプリント49 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.60×5.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (UFQFPN-48-EP(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.55mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.85 mm
ピン数 / 総パッド数Topology
49P / 49Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
UFQFPN-48-EP(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32H503CBU6 (UFQFPN-48-EP(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32H503CBU6 (UFQFPN-48-EP(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32H503CBU6 (UFQFPN-48-EP(7x7) パッケージ) は全 49 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))), 2 (PC13: マルチプレクスI/O・ペリフェラル端子 PC13 (RTC/CLK)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (PH0OSC IN(PH0) -_: マルチプレクスI/O・ペリフェラル端子 PH0OSC IN(PH0) -_ (RTC/CLK)), 6 (PH1OSC OUT(PH1) -_: マルチプレクスI/O・ペリフェラル端子 PH1OSC OUT(PH1) -_ (RTC/CLK))。

STM32H503CBU6 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32H503CBU6 (UFQFPN-48-EP(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 49 パッドで構成されています（中央放熱パッド EPAD 5.60 × 5.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

STM32H503CBU6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32H503CBU6 (ST, UFQFPN-48-EP(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (49 ピン) & STM32H503 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
2PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC13。対応バス/インターフェース: RTC/CLK。
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNo_ConnectNo Connect (Leave Floating)
5PH0OSC IN(PH0) -_Digital_IO信号端子 PH0OSC IN(PH0) -_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH0OSC IN(PH0) -_。対応バス/インターフェース: RTC/CLK。
6PH1OSC OUT(PH1) -_Digital_IO信号端子 PH1OSC OUT(PH1) -_（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH1OSC OUT(PH1) -_。対応バス/インターフェース: RTC/CLK。
7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
9VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
10PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_RDY, SPI3_NSS, SPI1_MISO。対応バス/インターフェース: UART, SPI, PWM, RTC/CLK。
11PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS, SPI3_SCK, SPI2_RDYTIM1CH3。対応バス/インターフェース: UART, SPI, ADC, PWM。
12PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK, SPI3_MISO。対応バス/インターフェース: UART, SPI, ADC, PWM。
13PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO, SPI2_NSS, SPI3_MOSI。対応バス/インターフェース: UART, SPI, ADC, PWM。
14PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_MOSI, SPI1_NSS, SPI3_NSS, SPI3_MISO。対応バス/インターフェース: UART, SPI, ADC, DAC, PWM。
15PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_SCK, SPI2_SCK, SPI3_MOSI。対応バス/インターフェース: UART, SPI, ADC, PWM。
16PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO。対応バス/インターフェース: SPI, ADC。
17PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: SPI1_MOSI, SPI2_MISO。対応バス/インターフェース: UART, SPI, ADC, PWM。
18PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PB0。対応バス/インターフェース: ADC, PWM。
19PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MOSI。対応バス/インターフェース: UART, SPI, ADC, PWM。
20PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK, SPI3_MOSI。対応バス/インターフェース: UART, SPI, RTC/CLK。
21PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SCL, SPI2_SCK, SPI3_NSS。対応バス/インターフェース: UART, SPI, I2C, PWM。
22VCAPDigital_IO信号端子 VCAP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
23VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
24VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
25PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_NSS。対応バス/インターフェース: UART, SPI。
26PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C2_SDA, SPI2_SCK。対応バス/インターフェース: UART, SPI, I2C, PWM。
27PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MISO。対応バス/インターフェース: UART, SPI, PWM。
28PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_MOSI, SPI3_MISO。対応バス/インターフェース: UART, SPI, PWM, RTC/CLK。
29PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_RDY, SPI2_MOSI, SPI2_NSS, SPI1_SCK。対応バス/インターフェース: UART, SPI, RTC/CLK。
30PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO, SPI2_SCK, SPI3_MOSI。対応バス/インターフェース: UART, SPI。
31PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA10。対応バス/インターフェース: PWM。
32PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_NSS, SPI3_RDY, USB_DM。対応バス/インターフェース: USB, UART, SPI, PWM。
33PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI2_SCK, SPI2_RDY。対応バス/インターフェース: USB, UART, SPI, PWM。
34PA13(JTMS/SWDIO)Digital_IO信号端子 PA13(JTMS/SWDIO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA13(JTMS/SWDIO)。対応バス/インターフェース: UART, SWD/JTAG。
35VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
36VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
37PA14(JTCK/SWCLK)Digital_IO信号端子 PA14(JTCK/SWCLK)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PA14(JTCK/SWCLK)。対応バス/インターフェース: UART, PWM, SWD/JTAG。
38PA15(JTDI)Digital_IO信号端子 PA15(JTDI)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS, SPI3_NSS, SPI2_MISO, SPI3_SCK。対応バス/インターフェース: UART, SPI, SWD/JTAG。
39PB3(JTDO/TRACESWO)Digital_IO信号端子 PB3(JTDO/TRACESWO)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_SCK, SPI3_SCK。対応バス/インターフェース: SPI, I2C, PWM, SWD/JTAG。
40PB4(NJTRST)Digital_IO信号端子 PB4(NJTRST)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_MISO, SPI3_MISO, SPI2_NSS。対応バス/インターフェース: SPI, I2C, PWM, SWD/JTAG。
41PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SMBA, SPI1_MOSI, SPI2_MISO, SPI3_MOSI。対応バス/インターフェース: UART, SPI, I2C, PWM。
42PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI3_RDYUSART1TX。対応バス/インターフェース: UART, SPI, I2C, PWM。
43PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: I2C1_SDAAUDIOCLK, SPI3_SCK。対応バス/インターフェース: UART, SPI, I2C, PWM。
44BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
45PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: SPI1_NSS。対応バス/インターフェース: UART, SPI, I2C。
46VCAPDigital_IO信号端子 VCAP（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: VCAP。対応バス/インターフェース: General。
47VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
48VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
49VSSGNDパッケージ底面の露出放熱パッド (VSS)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード