ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
STM32F101TBU6TR (VFQFPN36(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F101TBU6TR

STID: C2055114VFQFPN36(6x6) · 37 chân · Pitch 0.50mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · STM32F101TBU6TR (VFQFPN36(6x6))1VDD_32PD03PD14NRST5VSSA6VDDA7PA0 WKUP -8PA19PA210PA311PA412PA513PA614PA715PB016PB117PB218VSS_119VDD_137EP36VSS_335BOOT034PB733PB632PB531PB430PB329PA1528PA1427VDD_226VSS_225PA1324PA1223PA1122PA1021PA920PA8Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. FOOTPRINT 2D
12345678910111213141516171819202122232425262728293031323334353637E=6.00mm · Pitch e=0.50mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. MÔ HÌNH 3D
Kích thước vỏ: 6.00mm × 6.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (37/37)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1VDD_3PowerChân cấp nguồn dương (VDD_3 — 3.3V VDD (Max 4.0V))
2PD0I/OChân Đa năng Vào/Ra & Ngoại vi PD0 (General)
3PD1I/OChân Đa năng Vào/Ra & Ngoại vi PD1 (General)
4NRSTIChân Khởi động lại / Kích hoạt Hệ thống (NRST)
5VSSAGNDChân Mass Tham chiếu (VSSA)
6VDDAPowerChân cấp nguồn dương (VDDA — 3.3V VDD (Max 4.0V))
7PA0 WKUP -I/OChân Đa năng Vào/Ra & Ngoại vi PA0 WKUP - (UART, ADC)
8PA1I/OChân Đa năng Vào/Ra & Ngoại vi PA1 (UART, ADC)
9PA2I/OChân Đa năng Vào/Ra & Ngoại vi PA2 (UART, ADC)
10PA3I/OChân Đa năng Vào/Ra & Ngoại vi PA3 (UART, ADC)
11PA4I/OChân Đa năng Vào/Ra & Ngoại vi PA4 (SPI, ADC)
12PA5I/OChân Đa năng Vào/Ra & Ngoại vi PA5 (SPI, ADC)
13PA6I/OChân Đa năng Vào/Ra & Ngoại vi PA6 (SPI, ADC)
14PA7I/OChân Đa năng Vào/Ra & Ngoại vi PA7 (SPI, ADC)
15PB0I/OChân Đa năng Vào/Ra & Ngoại vi PB0 (ADC)
16PB1I/OChân Đa năng Vào/Ra & Ngoại vi PB1 (ADC)
17PB2I/OChân Đa năng Vào/Ra & Ngoại vi PB2 (General)
18VSS_1GNDChân Mass Tham chiếu (VSS_1)
19VDD_1PowerChân cấp nguồn dương (VDD_1 — 3.3V VDD (Max 4.0V))
20PA8I/OChân Đa năng Vào/Ra & Ngoại vi PA8 (UART, RTC/CLK)
21PA9I/OChân Đa năng Vào/Ra & Ngoại vi PA9 (UART)
22PA10I/OChân Đa năng Vào/Ra & Ngoại vi PA10 (UART)
23PA11I/OChân Đa năng Vào/Ra & Ngoại vi PA11 (UART)
24PA12I/OChân Đa năng Vào/Ra & Ngoại vi PA12 (UART)
25PA13I/OChân Đa năng Vào/Ra & Ngoại vi PA13 (SWD/JTAG)
26VSS_2GNDChân Mass Tham chiếu (VSS_2)
27VDD_2PowerChân cấp nguồn dương (VDD_2 — 3.3V VDD (Max 4.0V))
28PA14I/OChân Đa năng Vào/Ra & Ngoại vi PA14 (SWD/JTAG)
29PA15I/OChân Đa năng Vào/Ra & Ngoại vi PA15 (SWD/JTAG)
30PB3I/OChân Đa năng Vào/Ra & Ngoại vi PB3 (SWD/JTAG)
31PB4I/OChân Đa năng Vào/Ra & Ngoại vi PB4 (General)
32PB5I/OChân Đa năng Vào/Ra & Ngoại vi PB5 (I2C)
33PB6I/OChân Đa năng Vào/Ra & Ngoại vi PB6 (I2C)
34PB7I/OChân Đa năng Vào/Ra & Ngoại vi PB7 (I2C)
35BOOT0IChân Chỉ Ngõ vào (Input-Only) BOOT0 (General)
36VSS_3GNDChân Mass Tham chiếu (VSS_3)
37EPGNDĐế Tản nhiệt & Mass Trung tâm (EP)
PIN 1 VDD_3
Power
Chân cấp nguồn dương (VDD_3 — 3.3V VDD (Max 4.0V))
Lưu ý thiết kế: VDD_3
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 11 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: STM32F101TBU6TR (ST · VFQFPN36(6x6))
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
STM32F101TBU6TR (VFQFPN36(6x6)) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
STM32F101TBU6TR (VFQFPN36(6x6)) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (37 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
STM32F101TBU6TR (VFQFPN36(6x6)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
STM32F101TBU6TR (VFQFPN36(6x6)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
VFQFPN36(6x6) · 6.00×6.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
STM32F101TBU6TR (VFQFPN36(6x6)) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (37 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
STM32F101TBU6TR (VFQFPN36(6x6)) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (11 hình · Trang 1/1)
Hiển thị hình 1–11 trên 11 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip STM32F101
P74 · p74_fig01ĐÚNG KIỂU VỎ
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 38. UFQFPN48 recommended footprint
Figure 38. UFQFPN48 recommended footprint
P76 · p76_fig01ĐÚNG KIỂU VỎ
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 40. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
Figure 40. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
P78 · p78_fig01ĐÚNG KIỂU VỎ
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 41. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
Figure 41. VFQFPN36 - 36-pin, 6x6 mm, 0.5 mm pitch very thin profile fine pitch quad
P1 · p01_fig01881×725px
STM32F101TBU6TR (VFQFPN36(6x6)) — STM32F101x8 STM32F101xB Medium-density access line, ARM®-based 32-bit MCU with 64 or
STM32F101x8 STM32F101xB Medium-density access line, ARM®-based 32-bit MCU with 64 or
P31 · p31_fig011744×758px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 9. Pin loading conditions Figure 10. Pin input voltage
Figure 9. Pin loading conditions Figure 10. Pin input voltage
P31 · p31_fig021546×1237px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 11. Power supply scheme
Figure 11. Power supply scheme
P31 · p31_fig01P31
STM32F101TBU6TR (VFQFPN36(6x6)) — Datasheet Page 31 (p31_fig01)
Datasheet Page 31 (p31_fig01)
P47 · p47_fig011546×567px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 21. Typical application with an 8 MHz crystal
Figure 21. Typical application with an 8 MHz crystal
P81 · p81_fig011546×1068px
STM32F101TBU6TR (VFQFPN36(6x6)) — Figure 44. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat
Figure 44. LQFP100 - 100-pin, 14 x 14 mm low-profile quad flat
P96 · p96_fig011546×2090px
STM32F101TBU6TR (VFQFPN36(6x6)) — Revision history STM32F101x8, STM32F101xB
Revision history STM32F101x8, STM32F101xB
P99 · p99_fig011546×2083px
STM32F101TBU6TR (VFQFPN36(6x6)) — STM32F101x8, STM32F101xB Revision history
STM32F101x8, STM32F101xB Revision history

Thông số Kỹ thuật & Chi tiết Linh kiện (STM32F101TBU6TR)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Vi điều khiển Nhúng 32-bit / 8-bit (MCU)
Mô tả chi tiết:STM32F101TBU6TR (VFQFPN36(6x6)) là vi điều khiển nhúng 32-bit / 8-bit (mcu) 37 chân, kích thước bao hình cơ khí 6.00 × 6.00 × 0.90 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 3.0V ~ 3.6V (Typ 3.3V), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG.
Điện áp nguồn hoạt độngV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
36 MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
6.00 × 6.00 × 0.90 mm (A1=0.04 mm)
Họ đóng gói: QFN (VFQFPN36(6x6))
Số lượng chân & Bước chânN / e
36 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
UART, SPI, I2C, ADC, PWM, JTAG / SWD, IrDA, RTC/CLK, SWD/JTAG
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Cảnh báo chân Boot Strapping (PB2, BOOT0): Không gắn tụ/trở kéo sai mức logic khi cấp nguồn Reset.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol37 chân phân nhóm tự động
OK
IPC-7351B Land Pattern37 pads · Pitch 0.50mm
OK
IPC-7525 Kem hàn 60%EPAD 3.70×3.70mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (VFQFPN36(6x6))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
6.00 × 6.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.90mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.27 × 0.95 mm
Số chân / Tổng số PadTopology
37P / 37Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
VFQFPN36(6x6)
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — STM32F101TBU6TR (VFQFPN36(6x6))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của STM32F101TBU6TR (VFQFPN36(6x6)) như thế nào?

Linh kiện STM32F101TBU6TR do ST sản xuất đóng gói kiểu VFQFPN36(6x6) gồm 37 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (VDD_3: Chân cấp nguồn dương (VDD_3 — 3.3V VDD (Max 4.0V))), 2 (PD0: Chân Đa năng Vào/Ra & Ngoại vi PD0 (General)), 3 (PD1: Chân Đa năng Vào/Ra & Ngoại vi PD1 (General)), 4 (NRST: Chân Khởi động lại / Kích hoạt Hệ thống (NRST)), 5 (VSSA: Chân Mass Tham chiếu (VSSA)), 6 (VDDA: Chân cấp nguồn dương (VDDA — 3.3V VDD (Max 4.0V))).

Kích thước Footprint chuẩn IPC-7351B của STM32F101TBU6TR là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ STM32F101TBU6TR (VFQFPN36(6x6)) có kích thước danh định 6.00 × 6.00 mm, bước chân e = 0.50 mm, tổng số 37 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 3.70 × 3.70 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho STM32F101TBU6TR ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của STM32F101TBU6TR (ST, VFQFPN36(6x6)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (37 chân) & Liên kết Biến thể Họ STM32F101Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1VDD_3Power_InChân cấp nguồn dương (VDD_3) hoạt động trong miền điện áp 3.3V VDD (Max 4.0V) (Điện áp chịu đựng tối đa: 4.0V).
2PD0Digital_IOChân tín hiệu PD0 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PD0. Giao thức hỗ trợ: General.
3PD1Digital_IOChân tín hiệu PD1 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PD1. Giao thức hỗ trợ: General.
4NRSTDigital_IOChân Reset hệ thống mức tích cực thấp (NRST — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi.
5VSSAGNDChân nối đất (VSSA — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
6VDDAPower_InChân cấp nguồn dương (VDDA) hoạt động trong miền điện áp 3.3V VDD (Max 4.0V) (Điện áp chịu đựng tối đa: 4.0V).
7PA0 WKUP -Digital_IOChân tín hiệu PA0 WKUP - (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA0 WKUP -. Giao thức hỗ trợ: UART, ADC.
8PA1Digital_IOChân tín hiệu PA1 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA1. Giao thức hỗ trợ: UART, ADC.
9PA2Digital_IOChân tín hiệu PA2 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA2. Giao thức hỗ trợ: UART, ADC.
10PA3Digital_IOChân tín hiệu PA3 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA3. Giao thức hỗ trợ: UART, ADC.
11PA4Digital_IOChân tín hiệu PA4 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): SPI1_NSS. Giao thức hỗ trợ: SPI, ADC.
12PA5Digital_IOChân tín hiệu PA5 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): SPI1_SCK. Giao thức hỗ trợ: SPI, ADC.
13PA6Digital_IOChân tín hiệu PA6 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): SPI1_MISO. Giao thức hỗ trợ: SPI, ADC.
14PA7Digital_IOChân tín hiệu PA7 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): SPI1_MOSI. Giao thức hỗ trợ: SPI, ADC.
15PB0Digital_IOChân tín hiệu PB0 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PB0. Giao thức hỗ trợ: ADC.
16PB1Digital_IOChân tín hiệu PB1 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PB1. Giao thức hỗ trợ: ADC.
17PB2Digital_IOChân tín hiệu PB2 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PB2. Giao thức hỗ trợ: General.
18VSS_1GNDChân nối đất (VSS_1 — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
19VDD_1Power_InChân cấp nguồn dương (VDD_1) hoạt động trong miền điện áp 3.3V VDD (Max 4.0V) (Điện áp chịu đựng tối đa: 4.0V).
20PA8Digital_IOChân tín hiệu PA8 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA8. Giao thức hỗ trợ: UART, RTC/CLK.
21PA9Digital_IOChân tín hiệu PA9 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA9. Giao thức hỗ trợ: UART.
22PA10Digital_IOChân tín hiệu PA10 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA10. Giao thức hỗ trợ: UART.
23PA11Digital_IOChân tín hiệu PA11 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA11. Giao thức hỗ trợ: UART.
24PA12Digital_IOChân tín hiệu PA12 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA12. Giao thức hỗ trợ: UART.
25PA13Digital_IOChân tín hiệu PA13 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA13. Giao thức hỗ trợ: SWD/JTAG.
26VSS_2GNDChân nối đất (VSS_2 — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
27VDD_2Power_InChân cấp nguồn dương (VDD_2) hoạt động trong miền điện áp 3.3V VDD (Max 4.0V) (Điện áp chịu đựng tối đa: 4.0V).
28PA14Digital_IOChân tín hiệu PA14 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA14. Giao thức hỗ trợ: SWD/JTAG.
29PA15Digital_IOChân tín hiệu PA15 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PA15. Giao thức hỗ trợ: SWD/JTAG.
30PB3Digital_IOChân tín hiệu PB3 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PB3. Giao thức hỗ trợ: SWD/JTAG.
31PB4Digital_IOChân tín hiệu PB4 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): PB4. Giao thức hỗ trợ: General.
32PB5Digital_IOChân tín hiệu PB5 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): I2C1_SMBAL. Giao thức hỗ trợ: I2C.
33PB6Digital_IOChân tín hiệu PB6 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): I2C1_SCL. Giao thức hỗ trợ: I2C.
34PB7Digital_IOChân tín hiệu PB7 (I/O, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): I2C1_SDA. Giao thức hỗ trợ: I2C.
35BOOT0Digital_IOChân tín hiệu BOOT0 (I, miền áp 3.3V VDD (Max 4.0V)). Các chức năng ghép kênh (Alternate Functions): BOOT0. Giao thức hỗ trợ: General.
36VSS_3GNDChân nối đất (VSS_3 — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
37EPGNDĐế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF