ChipDocs.org
⌘K
2284 部品PDFアップロード
TC4420VMF (DFN-8-EP(5x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

TC4420VMF

MICROCHIPID: C184798DFN-8-EP(5x6) · 9 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · TC4420VMF (DFN-8-EP(5x6))1VDD2INPUT3NC4GND5GND9EP8VDD7OUTPUT6OUTPUTGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.212.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
987654321E=5.00mm · Pitch e=1.27mmD=6.00mm-4-3-2-101234543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 6.00mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (9/9)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDPower電源供給入力 (VDD — 4.5V to 18V)
2INPUTI/OマルチプレクスI/O・ペリフェラル端子 INPUT (General)
3NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
4GNDGNDグラウンド基準端子 (GND)
5GNDGNDグラウンド基準端子 (GND)
6OUTPUTI/OマルチプレクスI/O・ペリフェラル端子 OUTPUT (General)
7OUTPUTI/OマルチプレクスI/O・ペリフェラル端子 OUTPUT (General)
8VDDPower電源供給入力 (VDD — 4.5V to 18V)
9EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDD
Power
電源供給入力 (VDD — 4.5V to 18V)
設計上の注意点: Supplyinput 45Vto18V , .
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: TC4420VMF (MICROCHIP · DFN-8-EP(5x6))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
TC4420VMF (DFN-8-EP(5x6)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
TC4420VMF (DFN-8-EP(5x6)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (9ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
TC4420VMF (DFN-8-EP(5x6)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
TC4420VMF (DFN-8-EP(5x6)) - 4. パッケージ外形寸法図 (D×E×A)
DFN-8-EP(5x6) · 5.00×6.00mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
TC4420VMF (DFN-8-EP(5x6)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (9 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
TC4420VMF (DFN-8-EP(5x6)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
TC4420 シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P1 · p01_fig011096×461px
TC4420VMF (DFN-8-EP(5x6)) — Note 1: Duplicate pins must both be connected for proper operation.
Note 1: Duplicate pins must both be connected for proper operation.
P1 · p01_fig01P1
TC4420VMF (DFN-8-EP(5x6)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011274×865px
TC4420VMF (DFN-8-EP(5x6)) — Functional Block Diagram
Functional Block Diagram
P9 · p09_fig011696×1121px
TC4420VMF (DFN-8-EP(5x6)) — FIGURE 4-1: Switching Time Test Circuits.
FIGURE 4-1: Switching Time Test Circuits.
P9 · p09_fig01P9
TC4420VMF (DFN-8-EP(5x6)) — Datasheet Page 9 (p09_fig01)
Datasheet Page 9 (p09_fig01)
P13 · p13_fig011778×2280px
TC4420VMF (DFN-8-EP(5x6)) — TC4420/TC4429 | 8-Lead Ceramic Dual In-line - 300 mil (JA) (CERDIP) | 10.16 9.15 8.13 .400 .360 .320 eB Overall Row Spacing | 0.51 0.46 0.41 .020 .018 .016 B Lower Lead Width | 1.65 1.40 1.14 .065 .055 .045 B1 Upper Lead Width | 0.38 0.29 0
TC4420/TC4429 | 8-Lead Ceramic Dual In-line - 300 mil (JA) (CERDIP) | 10.16 9.15 8.13 .400 .360 .320 eB Overall Row Spacing | 0.51 0.46 0.41 .020 .018 .016 B Lower Lead Width | 1.65 1.40 1.14 .065 .055 .045 B1 Upper Lead Width | 0.38 0.29 0
P13 · p13_fig01P13
TC4420VMF (DFN-8-EP(5x6)) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P15 · p15_fig011353×1063px
TC4420VMF (DFN-8-EP(5x6)) — B1 | B | A1 | A | L | A2 | p |  | E | eB |  | c | E1 | n | D | 1 | 2 | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging
B1 | B | A1 | A | L | A2 | p |  | E | eB |  | c | E1 | n | D | 1 | 2 | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging
P16 · p16_fig011441×1792px
TC4420VMF (DFN-8-EP(5x6)) — Foot Angle  0 4 8 0 4 8 | 15 12 0 15 12 0  Mold Draft Angle Bottom | 15 12 0 15 12 0  Mold Draft Angle Top | 0.51 0.42 0.33 .020 .017 .013 B Lead Width | 0.25 0.23 0.20 .010 .009 .008 c Lead Thickness | 0.76 0.62 0.48 .030 .025 .019 L Fo
Foot Angle  0 4 8 0 4 8 | 15 12 0 15 12 0  Mold Draft Angle Bottom | 15 12 0 15 12 0  Mold Draft Angle Top | 0.51 0.42 0.33 .020 .017 .013 B Lead Width | 0.25 0.23 0.20 .010 .009 .008 c Lead Thickness | 0.76 0.62 0.48 .030 .025 .019 L Fo
P1 · p01_fig02PDF 内の全パッケージ
TC4420VMF (DFN-8-EP(5x6)) —  2002-2012 Microchip Technology Inc. DS21419D-page 1
 2002-2012 Microchip Technology Inc. DS21419D-page 1

電気仕様 & 部品詳細スペック (TC4420VMF)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:TC4420VMF (DFN-8-EP(5x6)) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 6.00 × 5.00 × 1.00 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 4.5V to 18V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
4.5V to 18V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
6A
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
6.00 × 5.00 × 1.00 mm (A1=0.03 mm)
パッケージ系列: DFN (DFN-8-EP(5x6))
ピン数・リードピッチN / e
8 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル9 ピン自動バス分類
OK
IPC-7351B フットプリント9 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口EPAD 4.10×2.40mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (DFN-8-EP(5x6))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
6.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=1.27mm
パッド寸法 (W × L)Level B
0.65 × 1.10 mm
ピン数 / 総パッド数Topology
9P / 9Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
DFN-8-EP(5x6)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — TC4420VMF (DFN-8-EP(5x6))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

TC4420VMF (DFN-8-EP(5x6)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 TC4420VMF (DFN-8-EP(5x6) パッケージ) は全 9 ピン構成で、ピンピッチは 1.27 mm、動作電源電圧範囲 VCC は 4.5V to 18V です。主なピン：1 (VDD: 電源供給入力 (VDD — 4.5V to 18V)), 2 (INPUT: マルチプレクスI/O・ペリフェラル端子 INPUT (General)), 3 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 4 (GND: グラウンド基準端子 (GND)), 5 (GND: グラウンド基準端子 (GND)), 6 (OUTPUT: マルチプレクスI/O・ペリフェラル端子 OUTPUT (General))。

TC4420VMF の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、TC4420VMF (DFN-8-EP(5x6)) の本体外形は 5.00 × 6.00 mm、ピッチ e = 1.27 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 4.10 × 2.40 mm、IPC-7525 60% 開口ペーストマスク付き）。

TC4420VMF の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの TC4420VMF (MICROCHIP, DFN-8-EP(5x6)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (9 ピン) & TC4420 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDPower_In4.5V to 18V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 18.0V) です。
2INPUTDigital_IO信号端子 INPUT（方向: I/O、電圧域: 4.5V to 18V）。多重化オルタネート機能: INPUT。対応バス/インターフェース: General。
3NCNC信号端子 NC（方向: I/O、電圧域: 4.5V to 18V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
6OUTPUTDigital_IO信号端子 OUTPUT（方向: I/O、電圧域: 4.5V to 18V）。多重化オルタネート機能: OUTPUT。対応バス/インターフェース: General。
7OUTPUTDigital_IO信号端子 OUTPUT（方向: I/O、電圧域: 4.5V to 18V）。多重化オルタネート機能: OUTPUT。対応バス/インターフェース: General。
8VDDPower_In4.5V to 18V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 18.0V) です。
9EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード