TC7650CPD (PDIP-14) — Symbol, Footprint IPC-7351B & 3D STEP Model

TC7650CPD

MICROCHIPPDIP-14 · 14 핀 · Pitch 2.54mmIPC TOLERANCE VARIATION5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · TC7650CPD (PDIP-14)1CB2CA3NC4INPUT -5+INPUT6NC7VSS14INT/EXT13EXTCLKIN12INTCLKOUT11VDD10OUTPUT9OUTPUT CLAMP8C RETNGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D 풋프린트
1234567891011121314E=6.80mm · Pitch e=2.54mmD=17.24mm-9-7-5-3-113579131197531-1-3-5-7-9-11-13mm
3. 3D CAD 모델
패키지 외형: 6.80mm × 17.24mm · 피치: 2.54mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (14/14)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1CBI/O다중화 I/O 및 주변장치 핀 CB (General)
2CAI/O다중화 I/O 및 주변장치 핀 CA (General)
3NCI/O다중화 I/O 및 주변장치 핀 NC (General)
4INPUT -I/O다중화 I/O 및 주변장치 핀 INPUT - (General)
5+INPUTI/O다중화 I/O 및 주변장치 핀 +INPUT (General)
6NCI/O다중화 I/O 및 주변장치 핀 NC (General)
7VSSGND접지 기준 핀 (VSS)
8C RETNI/O다중화 I/O 및 주변장치 핀 C RETN (General)
9OUTPUT CLAMPI/O다중화 I/O 및 주변장치 핀 OUTPUT CLAMP (General)
10OUTPUTI/O다중화 I/O 및 주변장치 핀 OUTPUT (General)
11VDDPower전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)
12INTCLKOUTI/O다중화 I/O 및 주변장치 핀 INTCLKOUT (General)
13EXTCLKINI/O다중화 I/O 및 주변장치 핀 EXTCLKIN (General)
14INT/EXTI/O다중화 I/O 및 주변장치 핀 INT/EXT (General)
PIN 1 CB
I/O
다중화 I/O 및 주변장치 핀 CB (General)
설계 권장 사항: Signal terminal CB (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: CB. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

추출 도면 갤러리 (6 표준 도면 + 6 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
1. 실제 3D 패키지 모델REPRESENTATIVE
TC7650CPD (PDIP-14) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
TC7650CPD (PDIP-14) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (14 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
TC7650CPD (PDIP-14) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
TC7650CPD (PDIP-14) - 4. 패키지 외형 치수 (D×E×A)
PDIP-14 · 6.80×17.24mm · 피치 2.54mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
TC7650CPD (PDIP-14) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (14 Pads)확대 ›
6. 응용 회로도SCHEMATIC
TC7650CPD (PDIP-14) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (6개 도면 · 1/1 페이지)
TC7650 제품군의 원본 도면 6개 중 1–6번째 표시 중
P1 · p01_fig021783×1576px
TC7650CPD (PDIP-14) — TC7650
TC7650
P1 · p01_fig02P1
TC7650CPD (PDIP-14) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P7 · p07_fig01867×1673px
TC7650CPD (PDIP-14) — FIGURE 3-6: INPUT GUARD CONNECTION
FIGURE 3-6: INPUT GUARD CONNECTION
P9 · p09_fig011777×2290px
TC7650CPD (PDIP-14) — Package marking information not available at this time.
Package marking information not available at this time.
P1 · p01_fig01PDF 내 전체 패키지
TC7650CPD (PDIP-14) — 8
8
P2 · p02_fig01PDF 내 전체 패키지
TC7650CPD (PDIP-14) — Functional Block Diagram
Functional Block Diagram

전기적 사양 & 상세 부품 사양 (TC7650CPD)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:TC7650CPD (PDIP-14) 부품은 14핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 17.24 × 6.80 × 4.20 mm (핀 피치 e = 2.54 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 0°C to +70°C 및 Standard I/O / Passive 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
0°C to +70°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
2MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
17.24 × 6.80 × 4.20 mm (A1=0.51 mm)
패키지 패밀리: DIP (PDIP-14)
핀 수 및 리드 피치N / e
14 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
Standard I/O / Passive
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼14 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트14 개 패드 · 피치 2.54mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (PDIP-14)

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
17.24 × 6.80 mm
높이 (A) & 피치 (e)IPC-7351B
A=4.20mm · e=2.54mm
패드 크기 (W × L)Level B
1.60 × 1.60 mm
핀 수 / 총 패드 수Topology
14P / 14Pad (THT_DIP)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
Per application circuit
PDIP-14
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — TC7650CPD (PDIP-14)

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

TC7650CPD (PDIP-14)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 TC7650CPD(PDIP-14 패키지)은 핀 피치 2.54 mm의 14핀 소자입니다. 주요 핀 구성: 1 (CB: 다중화 I/O 및 주변장치 핀 CB (General)), 2 (CA: 다중화 I/O 및 주변장치 핀 CA (General)), 3 (NC: 다중화 I/O 및 주변장치 핀 NC (General)), 4 (INPUT -: 다중화 I/O 및 주변장치 핀 INPUT - (General)), 5 (+INPUT: 다중화 I/O 및 주변장치 핀 +INPUT (General)), 6 (NC: 다중화 I/O 및 주변장치 핀 NC (General)).

TC7650CPD의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 TC7650CPD(PDIP-14) 본체 크기는 6.80 × 17.24 mm, 피치 e = 2.54 mm이며 총 14개의 구리 패드로 구성됩니다.

TC7650CPD용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 TC7650CPD(MICROCHIP, PDIP-14)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (14 핀) 및 TC7650 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1CBDigital_IO신호 단자 CB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CB. 지원 버스 프로토콜: General.
2CADigital_IO신호 단자 CA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CA. 지원 버스 프로토콜: General.
3NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
4INPUT -Digital_IO신호 단자 INPUT - (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): INPUT -. 지원 버스 프로토콜: General.
5+INPUTDigital_IO신호 단자 +INPUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): +INPUT. 지원 버스 프로토콜: General.
6NCNC신호 단자 NC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): NC. 지원 버스 프로토콜: General.
7VSSGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다.
8C RETNDigital_IO신호 단자 C RETN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): C RETN. 지원 버스 프로토콜: General.
9OUTPUT CLAMPDigital_IO신호 단자 OUTPUT CLAMP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OUTPUT CLAMP. 지원 버스 프로토콜: General.
10OUTPUTDigital_IO신호 단자 OUTPUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): OUTPUT. 지원 버스 프로토콜: General.
11VDDPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다.
12INTCLKOUTDigital_IO신호 단자 INTCLKOUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): INTCLKOUT. 지원 버스 프로토콜: General.
13EXTCLKINDigital_IO신호 단자 EXTCLKIN (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): EXTCLKIN. 지원 버스 프로토콜: General.
14INT/EXTDigital_IO신호 단자 INT/EXT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): INT/EXT. 지원 버스 프로토콜: General.