SST25VF020-20-4C-SAE (SOIC-8) — Schaltplansymbol, IPC-7351B Footprint & 3D STEP Modell

Q: Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SST25VF020-20-4C-SAE (SOIC-8)?

Das Bauteil SST25VF020-20-4C-SAE von MICROCHIP im SOIC-8-Gehäuse besitzt 8 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (WEL: Multiplex-I/O- & Peripherie-Pin WEL (General)), 2 (BP0: Multiplex-I/O- & Peripherie-Pin BP0 (General)), 3 (BP1: Multiplex-I/O- & Peripherie-Pin BP1 (General)), 4 (VSS: Masseanschluss (VSS)), 5 (SI: Multiplex-I/O- & Peripherie-Pin SI (General)), 6 (AAI: Multiplex-I/O- & Peripherie-Pin AAI (General)).

Q: Welche IPC-7351B Land-Pattern-Abmessungen hat der SST25VF020-20-4C-SAE?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SST25VF020-20-4C-SAE (SOIC-8) 3.90 × 4.90 mm bei einem Pitch e = 1.27 mm und 8 Kupfer-Pads.

Q: Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SST25VF020-20-4C-SAE heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SST25VF020-20-4C-SAE (MICROCHIP, SOIC-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

1. SCHALTPLANSYMBOL

2. 2D-FOOTPRINT

3. 3D-MODELL

Gehäusekörper: 3.90mm × 4.90mm · Raster: 1.27mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (8/8)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben

Pin	Symbol	Typ	Funktionsbeschreibung (DE)
1	WEL	I/O	Multiplex-I/O- & Peripherie-Pin WEL (General)
2	BP0	I/O	Multiplex-I/O- & Peripherie-Pin BP0 (General)
3	BP1	I/O	Multiplex-I/O- & Peripherie-Pin BP1 (General)
4	VSS	GND	Masseanschluss (VSS)
5	SI	I/O	Multiplex-I/O- & Peripherie-Pin SI (General)
6	AAI	I/O	Multiplex-I/O- & Peripherie-Pin AAI (General)
7	BPL	I/O	Multiplex-I/O- & Peripherie-Pin BPL (General)
8	VDD	Power	Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)

PIN 1 WEL

I/O

Multiplex-I/O- & Peripherie-Pin WEL (General)

Designhinweis: 1=DeviceismemoryWriteenabled 0=DeviceisnotmemoryWriteenabled

IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 10 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern

1. Reales 3D-GehäusemodellREPRESENTATIVE

SST25VF020-20-4C-SAE (SOIC-8) - 1. Reales 3D-Gehäusemodell

Detaillierter 3D-VolumenkörperVergrößern ›

2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT

SST25VF020-20-4C-SAE (SOIC-8) - 2. Standard-Pinbelegung (Draufsicht)

Konforme Pinanordnung (8 Pins)Vergrößern ›

3. Original-Datenblatt-PinoutPDF PINOUT

SST25VF020-20-4C-SAE (SOIC-8) - 3. Original-Datenblatt-Pinout

Unbeschnittenes DatenblattdiagrammVergrößern ›

4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS

SST25VF020-20-4C-SAE (SOIC-8) - 4. Gehäuseabmessungen (D×E×A)

SOIC-8 · 3.90×4.90mm · Raster 1.27mmVergrößern ›

5. Empfohlener PCB-FootprintLAND PATTERN

SST25VF020-20-4C-SAE (SOIC-8) - 5. Empfohlener PCB-Footprint

IPC-7351B Land Pattern (8 Pads)Vergrößern ›

6. Typische ApplikationsschaltungSCHEMATIC

SST25VF020-20-4C-SAE (SOIC-8) - 6. Typische Applikationsschaltung

Typical Application SchematicVergrößern ›

Originale Datenblatt-Pinouts & Technische Zeichnungen (10 Abb. · Seite 1/1)

Zeige 1–10 von 10 unbeschnittenen Originalzeichnungen für SST25VF020

P4 · p04_fig02EXAKTES GEHÄUSE

Figure 2: Pin Assignments Table 1: Pin Description Symbol Pin Name Functions

P1 · p01_fig01469×310px

A Microchip Technology Company HT ® A Microchip Technology Company

P2 · p02_fig01468×310px

Product Description

P4 · p04_fig01468×310px

Pin Description

P4 · p04_fig02P4

Datasheet Page 4 (p04_fig02)

P25 · p25_fig01468×310px

Packaging Diagrams

P25 · p25_fig022040×1569px

Figure 22:8-lead Small Outline Integrated Circuit (SOIC) 150 mil body width (4.9mm x 6mm)

P25 · p25_fig02P25

Datasheet Page 25 (p25_fig02)

P27 · p27_fig01468×310px

Table 14:Revision History

P26 · p26_fig01Alle Gehäuse im PDF

Figure 23:8-contact Very-very-thin Small Outline No-lead (WSON)

Elektrische Spezifikationen & Bauteildetails (SST25VF020-20-4C-SAE)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)

Standard-Elektronik- & Steckverbinderbauteil

Detaillierte Übersicht:SST25VF020-20-4C-SAE (SOIC-8) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.90 × 3.90 × 1.75 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, 0°C to +70°C Temperaturbereich und SPI Schnittstellen.

BetriebsversorgungsspannungV_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren

UmgebungstemperaturbereichT_A

0°C to +70°C

Industrieller Temperaturbereich; T_J(max) = +125°C

Takt- & Funkfrequenzf_CLK / f_RF

20 MHz

Aus offiziellen PDF-Datenblatttabellen extrahiert

Strom- & LeistungsdatenI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Maximal zulässigen Pin-Strom beachten

Gehäuseabmessungen (D × E × A)D × E × A

4.90 × 3.90 × 1.75 mm (A1=0.15 mm)

Gehäusefamilie: SOIC (SOIC-8)

Pinanzahl & RastermaßN / e

8 Pins | Pitch e = 1.27 mm (50.0 mil)

Nach IPC-7351B Mittenabstand C normalisiert

Integrierte BusschnittstellenBuses

SPI

4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)

Lötprofil & FeuchteempfindlichkeitIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% Pastenmasken-Segmentierung auf dem Thermal-Pad

Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.

Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport

5/5 BESTANDEN

IEEE-315 Symbol8 Pins automatisch nach Bussen gruppiert

IPC-7351B Footprint8 Pads · Raster 1.27mm

IPC-7525 60% LotpastenfensterReflow 1:1 Standard

DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm

3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen

5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (SOIC-8)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert

Gehäusekörper (D × E)Nominal

4.90 × 3.90 mm

Höhe (A) & Raster (e)IPC-7351B

A=1.75mm · e=1.27mm

Pad-Abmessungen (W × L)Level B

0.60 × 1.55 mm

Pins / Gesamt-PadsTopology

8P / 8Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen

DFM READY

Bauteilbezeichner / Ersatz-MPN	Wert / Gehäuse	Funktion & PCB-Layout-Regel
N/A BOM	Per application circuit SOIC-8	Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — SST25VF020-20-4C-SAE (SOIC-8)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten

IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SST25VF020-20-4C-SAE (SOIC-8)?

Das Bauteil SST25VF020-20-4C-SAE von MICROCHIP im SOIC-8-Gehäuse besitzt 8 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (WEL: Multiplex-I/O- & Peripherie-Pin WEL (General)), 2 (BP0: Multiplex-I/O- & Peripherie-Pin BP0 (General)), 3 (BP1: Multiplex-I/O- & Peripherie-Pin BP1 (General)), 4 (VSS: Masseanschluss (VSS)), 5 (SI: Multiplex-I/O- & Peripherie-Pin SI (General)), 6 (AAI: Multiplex-I/O- & Peripherie-Pin AAI (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der SST25VF020-20-4C-SAE?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SST25VF020-20-4C-SAE (SOIC-8) 3.90 × 4.90 mm bei einem Pitch e = 1.27 mm und 8 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SST25VF020-20-4C-SAE heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SST25VF020-20-4C-SAE (MICROCHIP, SOIC-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (8 Pins) & SST25VF020 VariantenStatische Tabelle aufklappen

Pin-Nr.	Signalname	Elektrischer Typ	Funktionsbeschreibung & Schaltungshinweise
1	WEL	Digital_IO	Signalanschluss WEL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: WEL. Unterstützte Bus-Schnittstellen: General.
2	BP0	Digital_IO	Signalanschluss BP0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BP0. Unterstützte Bus-Schnittstellen: General.
3	BP1	Digital_IO	Signalanschluss BP1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BP1. Unterstützte Bus-Schnittstellen: General.
4	VSS	GND	Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
5	SI	Digital_IO	Signalanschluss SI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SI. Unterstützte Bus-Schnittstellen: General.
6	AAI	Digital_IO	Signalanschluss AAI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AAI. Unterstützte Bus-Schnittstellen: General.
7	BPL	Digital_IO	Signalanschluss BPL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BPL. Unterstützte Bus-Schnittstellen: General.
8	VDD	Power_In	Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).

4D Studio: SST25VF020-20-4C-SAE Permalink: /part/C178276 MICROCHIP SOIC-8 Alle Gehäusetypen Alle Hersteller