ChipDocs.org
⌘K
2284 부품PDF 업로드
VSC8530XMW-05 (QFN-48-EP(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

VSC8530XMW-05

MICROCHIPID: C1522142QFN-48-EP(6x6) · 49 핀 · Pitch 0.40mmIPC TOLERANCE VARIATION5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · VSC8530XMW-05 (QFN-48-EP(6x6))1VDD25A2VDD1A3RESERVED_54RESERVED_45VDD25A6RESERVED_37RESERVED_28VDD25A9P0_D1N10P0_D1P11P0_D0N12P0_D0P13VDD1A14VDD115VDDMAC16RXD317RXD218RXD119VDDMAC20RXD021RX_CTL22RX_CLK23TX_CTL24VDD125TX_CLK49EP48REF_REXT47VDD1A46REF_FILT45RESERVED_044RESERVED_143XTAL242XTAL141REFCLK_SEL0_40REFCLK_SEL1_39LED038LED137VDDIO36CLKOUT35NRESET34MDINT33MDIO32VDDMDIO31MDC30TXD329TXD228TXD127VDDMAC26TXD0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D 풋프린트
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849E=6.00mm · Pitch e=0.40mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D CAD 모델
패키지 외형: 6.00mm × 6.00mm · 피치: 0.40mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (49/49)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1VDD25APower전원 공급 입력 핀 (VDD25A — 3.3V / 5.0V Standard Logic)
2VDD1APower전원 공급 입력 핀 (VDD1A — 3.3V / 5.0V Standard Logic)
3RESERVED_5I/O다중화 I/O 및 주변장치 핀 RESERVED_5 (General)
4RESERVED_4I/O다중화 I/O 및 주변장치 핀 RESERVED_4 (General)
5VDD25APower전원 공급 입력 핀 (VDD25A — 3.3V / 5.0V Standard Logic)
6RESERVED_3I/O다중화 I/O 및 주변장치 핀 RESERVED_3 (General)
7RESERVED_2I/O다중화 I/O 및 주변장치 핀 RESERVED_2 (General)
8VDD25APower전원 공급 입력 핀 (VDD25A — 3.3V / 5.0V Standard Logic)
9P0_D1NI/O다중화 I/O 및 주변장치 핀 P0_D1N (General)
10P0_D1PI/O다중화 I/O 및 주변장치 핀 P0_D1P (General)
11P0_D0NI/O다중화 I/O 및 주변장치 핀 P0_D0N (General)
12P0_D0PI/O다중화 I/O 및 주변장치 핀 P0_D0P (General)
13VDD1APower전원 공급 입력 핀 (VDD1A — 3.3V / 5.0V Standard Logic)
14VDD1Power전원 공급 입력 핀 (VDD1 — 3.3V / 5.0V Standard Logic)
15VDDMACPower전원 공급 입력 핀 (VDDMAC — 3.3V / 5.0V Standard Logic)
16RXD3I/O다중화 I/O 및 주변장치 핀 RXD3 (UART)
17RXD2I/O다중화 I/O 및 주변장치 핀 RXD2 (UART)
18RXD1I/O다중화 I/O 및 주변장치 핀 RXD1 (UART)
19VDDMACPower전원 공급 입력 핀 (VDDMAC — 3.3V / 5.0V Standard Logic)
20RXD0I/O다중화 I/O 및 주변장치 핀 RXD0 (UART)
21RX_CTLI/O다중화 I/O 및 주변장치 핀 RX_CTL (General)
22RX_CLKI/O다중화 I/O 및 주변장치 핀 RX_CLK (General)
23TX_CTLI/O다중화 I/O 및 주변장치 핀 TX_CTL (General)
24VDD1Power전원 공급 입력 핀 (VDD1 — 3.3V / 5.0V Standard Logic)
25TX_CLKI/O다중화 I/O 및 주변장치 핀 TX_CLK (General)
26TXD0I/O다중화 I/O 및 주변장치 핀 TXD0 (UART)
27VDDMACPower전원 공급 입력 핀 (VDDMAC — 3.3V / 5.0V Standard Logic)
28TXD1I/O다중화 I/O 및 주변장치 핀 TXD1 (UART)
29TXD2I/O다중화 I/O 및 주변장치 핀 TXD2 (UART)
30TXD3I/O다중화 I/O 및 주변장치 핀 TXD3 (UART)
31MDCI/O다중화 I/O 및 주변장치 핀 MDC (General)
32VDDMDIOPower전원 공급 입력 핀 (VDDMDIO — 3.3V / 5.0V Standard Logic)
33MDIOI/O다중화 I/O 및 주변장치 핀 MDIO (General)
34MDINTI/O다중화 I/O 및 주변장치 핀 MDINT (General)
35NRESETI시스템 활성화 및 하드웨어 리셋 (NRESET)
36CLKOUTI/O다중화 I/O 및 주변장치 핀 CLKOUT (General)
37VDDIOPower전원 공급 입력 핀 (VDDIO — 3.3V / 5.0V Standard Logic)
38LED1I/O다중화 I/O 및 주변장치 핀 LED1 (General)
39LED0I/O다중화 I/O 및 주변장치 핀 LED0 (General)
40REFCLK_SEL1_I/O다중화 I/O 및 주변장치 핀 REFCLK_SEL1_ (General)
41REFCLK_SEL0_I/O다중화 I/O 및 주변장치 핀 REFCLK_SEL0_ (General)
42XTAL1I/O다중화 I/O 및 주변장치 핀 XTAL1 (RTC/CLK)
43XTAL2I/O다중화 I/O 및 주변장치 핀 XTAL2 (RTC/CLK)
44RESERVED_1I/O다중화 I/O 및 주변장치 핀 RESERVED_1 (General)
45RESERVED_0I/O다중화 I/O 및 주변장치 핀 RESERVED_0 (General)
46REF_FILTI/O다중화 I/O 및 주변장치 핀 REF_FILT (General)
47VDD1APower전원 공급 입력 핀 (VDD1A — 3.3V / 5.0V Standard Logic)
48REF_REXTI/O다중화 I/O 및 주변장치 핀 REF_REXT (General)
49EPGND노출형 방열 패드 및 접지 (EP)
PIN 1 VDD25A
Power
전원 공급 입력 핀 (VDD25A — 3.3V / 5.0V Standard Logic)
설계 권장 사항: PWR
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 5 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: VSC8530XMW-05 (MICROCHIP · QFN-48-EP(6x6))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
VSC8530XMW-05 (QFN-48-EP(6x6)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
VSC8530XMW-05 (QFN-48-EP(6x6)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (49 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
VSC8530XMW-05 (QFN-48-EP(6x6)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
VSC8530XMW-05 (QFN-48-EP(6x6)) - 4. 패키지 외형 치수 (D×E×A)
QFN-48-EP(6x6) · 6.00×6.00mm · 피치 0.40mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
VSC8530XMW-05 (QFN-48-EP(6x6)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (49 Pads)확대 ›
6. 응용 회로도SCHEMATIC
VSC8530XMW-05 (QFN-48-EP(6x6)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (5개 도면 · 1/1 페이지)
VSC8530 제품군의 원본 도면 5개 중 1–5번째 표시 중
P1 · p01_fig01661×219px
VSC8530XMW-05 (QFN-48-EP(6x6)) — PDF 도면 p01_fig01 (1페이지 — OTHER_DIAGRAM)
PDF 도면 p01_fig01 (1페이지 — OTHER_DIAGRAM)
P71 · p71_fig011590×1655px
VSC8530XMW-05 (QFN-48-EP(6x6)) — Figure 27 • Pin Diagram
Figure 27 • Pin Diagram
P71 · p71_fig01P71
VSC8530XMW-05 (QFN-48-EP(6x6)) — Datasheet Page 71 (p71_fig01)
Datasheet Page 71 (p71_fig01)
P76 · p76_fig011772×2086px
VSC8530XMW-05 (QFN-48-EP(6x6)) — Figure 28 • Package Drawing
Figure 28 • Package Drawing
P76 · p76_fig01P76
VSC8530XMW-05 (QFN-48-EP(6x6)) — Datasheet Page 76 (p76_fig01)
Datasheet Page 76 (p76_fig01)

전기적 사양 & 상세 부품 사양 (VSC8530XMW-05)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:VSC8530XMW-05 (QFN-48-EP(6x6)) 부품은 48핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 6.00 × 6.00 × 0.85 mm (핀 피치 e = 0.40 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 RTC/CLK, UART 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
1 MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
6.00 × 6.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-48-EP(6x6))
핀 수 및 리드 피치N / e
48 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
RTC/CLK, UART
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼49 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트49 개 패드 · 피치 0.40mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 3.30×3.30mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (QFN-48-EP(6x6))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
6.00 × 6.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.40mm
패드 크기 (W × L)Level B
0.22 × 0.80 mm
핀 수 / 총 패드 수Topology
49P / 49Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
QFN-48-EP(6x6)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — VSC8530XMW-05 (QFN-48-EP(6x6))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

VSC8530XMW-05 (QFN-48-EP(6x6))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 VSC8530XMW-05(QFN-48-EP(6x6) 패키지)은 핀 피치 0.40 mm의 49핀 소자입니다. 주요 핀 구성: 1 (VDD25A: 전원 공급 입력 핀 (VDD25A — 3.3V / 5.0V Standard Logic)), 2 (VDD1A: 전원 공급 입력 핀 (VDD1A — 3.3V / 5.0V Standard Logic)), 3 (RESERVED_5: 다중화 I/O 및 주변장치 핀 RESERVED_5 (General)), 4 (RESERVED_4: 다중화 I/O 및 주변장치 핀 RESERVED_4 (General)), 5 (VDD25A: 전원 공급 입력 핀 (VDD25A — 3.3V / 5.0V Standard Logic)), 6 (RESERVED_3: 다중화 I/O 및 주변장치 핀 RESERVED_3 (General)).

VSC8530XMW-05의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 VSC8530XMW-05(QFN-48-EP(6x6)) 본체 크기는 6.00 × 6.00 mm, 피치 e = 0.40 mm이며 총 49개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 3.30 × 3.30 mm, IPC-7525 60% 스텐실 창 적용).

VSC8530XMW-05용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 VSC8530XMW-05(MICROCHIP, QFN-48-EP(6x6))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (49 핀) 및 VSC8530 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1VDD25APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD25A, 최대 정격: 5.5V)입니다.
2VDD1APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD1A, 최대 정격: 5.5V)입니다.
3RESERVED_5Digital_IO신호 단자 RESERVED_5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RESERVED_5. 지원 버스 프로토콜: General.
4RESERVED_4Digital_IO신호 단자 RESERVED_4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RESERVED_4. 지원 버스 프로토콜: General.
5VDD25APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD25A, 최대 정격: 5.5V)입니다.
6RESERVED_3Digital_IO신호 단자 RESERVED_3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RESERVED_3. 지원 버스 프로토콜: General.
7RESERVED_2Digital_IO신호 단자 RESERVED_2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RESERVED_2. 지원 버스 프로토콜: General.
8VDD25APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD25A, 최대 정격: 5.5V)입니다.
9P0_D1NDigital_IO신호 단자 P0_D1N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0_D1N. 지원 버스 프로토콜: General.
10P0_D1PDigital_IO신호 단자 P0_D1P (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0_D1P. 지원 버스 프로토콜: General.
11P0_D0NDigital_IO신호 단자 P0_D0N (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0_D0N. 지원 버스 프로토콜: General.
12P0_D0PDigital_IO신호 단자 P0_D0P (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P0_D0P. 지원 버스 프로토콜: General.
13VDD1APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD1A, 최대 정격: 5.5V)입니다.
14VDD1Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD1, 최대 정격: 5.5V)입니다.
15VDDMACPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDMAC, 최대 정격: 5.5V)입니다.
16RXD3Digital_IO신호 단자 RXD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD3. 지원 버스 프로토콜: UART.
17RXD2Digital_IO신호 단자 RXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD2. 지원 버스 프로토콜: UART.
18RXD1Digital_IO신호 단자 RXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD1. 지원 버스 프로토콜: UART.
19VDDMACPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDMAC, 최대 정격: 5.5V)입니다.
20RXD0Digital_IO신호 단자 RXD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD0. 지원 버스 프로토콜: UART.
21RX_CTLDigital_IO신호 단자 RX_CTL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RX_CTL. 지원 버스 프로토콜: General.
22RX_CLKDigital_IO신호 단자 RX_CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RX_CLK. 지원 버스 프로토콜: General.
23TX_CTLDigital_IO신호 단자 TX_CTL (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TX_CTL. 지원 버스 프로토콜: General.
24VDD1Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD1, 최대 정격: 5.5V)입니다.
25TX_CLKDigital_IO신호 단자 TX_CLK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TX_CLK. 지원 버스 프로토콜: General.
26TXD0Digital_IO신호 단자 TXD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD0. 지원 버스 프로토콜: UART.
27VDDMACPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDMAC, 최대 정격: 5.5V)입니다.
28TXD1Digital_IO신호 단자 TXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD1. 지원 버스 프로토콜: UART.
29TXD2Digital_IO신호 단자 TXD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD2. 지원 버스 프로토콜: UART.
30TXD3Digital_IO신호 단자 TXD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD3. 지원 버스 프로토콜: UART.
31MDCDigital_IO신호 단자 MDC (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDC. 지원 버스 프로토콜: General.
32VDDMDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDMDIO, 최대 정격: 5.5V)입니다.
33MDIODigital_IO신호 단자 MDIO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDIO. 지원 버스 프로토콜: General.
34MDINTDigital_IO신호 단자 MDINT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): MDINT. 지원 버스 프로토콜: General.
35NRESETDigital_IO로우 액티브 하드웨어 리셋 단자 (NRESET): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
36CLKOUTDigital_IO신호 단자 CLKOUT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CLKOUT. 지원 버스 프로토콜: General.
37VDDIOPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDDIO, 최대 정격: 5.5V)입니다.
38LED1Digital_IO신호 단자 LED1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LED1. 지원 버스 프로토콜: General.
39LED0Digital_IO신호 단자 LED0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): LED0. 지원 버스 프로토콜: General.
40REFCLK_SEL1_Digital_IO신호 단자 REFCLK_SEL1_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): REFCLK_SEL1_. 지원 버스 프로토콜: General.
41REFCLK_SEL0_Digital_IO신호 단자 REFCLK_SEL0_ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): REFCLK_SEL0_. 지원 버스 프로토콜: General.
42XTAL1Digital_IO신호 단자 XTAL1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XTAL1. 지원 버스 프로토콜: RTC/CLK.
43XTAL2Digital_IO신호 단자 XTAL2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XTAL2. 지원 버스 프로토콜: RTC/CLK.
44RESERVED_1Digital_IO신호 단자 RESERVED_1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RESERVED_1. 지원 버스 프로토콜: General.
45RESERVED_0Digital_IO신호 단자 RESERVED_0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RESERVED_0. 지원 버스 프로토콜: General.
46REF_FILTDigital_IO신호 단자 REF_FILT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): REF_FILT. 지원 버스 프로토콜: General.
47VDD1APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD1A, 최대 정격: 5.5V)입니다.
48REF_REXTDigital_IO신호 단자 REF_REXT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): REF_REXT. 지원 버스 프로토콜: General.
49EPGND패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드