STM32F103VDH6 (LFBGA-100) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32F103VDH6

STID: C1343168LFBGA-100 · 100 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32F103VDH6 (LFBGA-100)A1PC14 - OSC32A2PC13TAMPER -A3PE2A4PB9A5PB7A6PB4A7PB3A8PA15A9PA14A10PA13B1PC15 - OSC32B2VBATB3PE3B4PB8B5PB6B6PD5B7PD2B8PC11B9PC10B10PA12C1OSC_INC2VSS_5C3PE4C4PE1C5PB5C6PD6C7PD3C8PC12C9PA9C10PA11D1OSC_OUTD2VDD_5D3PE5D4PE0D5BOOT0D6PD7D7PD4D8PD0D9PA8D10PA10E1NRSTE2PC2E3PE6E4VSS_4E5VSS_3E6VSS_2E7VSS_1E8PD1E9PC9E10PC7K10PD12K9PD8K8PB12K7PB11K6PE13K5PE9K4PB1K3PA7K2PA3K1VDDAJ10PD13J9PD9J8PB13J7PB10J6PE12J5PE8J4PB0J3PA6J2PA2J1VREF+H10PD14H9PD10H8PB14H7PE15H6PE11H5PE7H4PC5H3PA5H2PA1H1VREF-G10PD15G9PD11G8PB15G7PE14G6PE10G5PB2G4PC4G3PA4G2PA0WKUP -G1VSSAF10PC6F9PC8F8NotconnectedF7VDD_1F6VDD_2F5VDD_3F4VDD_4F3PC3F2PC1F1PC0Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.868.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
A1B1C1D1E1F1G1H1J1K1A2B2C2D2E2F2G2H2J2K2A3B3C3D3E3F3G3H3J3K3A4B4C4D4E4F4G4H4J4K4A5B5C5D5E5F5G5H5J5K5A6B6C6D6E6F6G6H6J6K6A7B7C7D7E7F7G7H7J7K7A8B8C8D8E8F8G8H8J8K8A9B9C9D9E9F9G9H9J9K9A10B10C10D10E10F10G10H10J10K10E=10.00mm · Pitch e=0.80mmD=10.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1PC14 - OSC32 IN(5)_I/OマルチプレクスI/O・ペリフェラル端子 PC14 - OSC32 IN(5)_ (RTC/CLK)
A2PC13TAMPER - - RTCI/OマルチプレクスI/O・ペリフェラル端子 PC13TAMPER - - RTC (RTC/CLK)
A3PE2I/OマルチプレクスI/O・ペリフェラル端子 PE2 (General)
A4PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
A5PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (I2C)
A6PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (SPI, SWD/JTAG)
A7PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (SPI, SWD/JTAG)
A8PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (SPI, SWD/JTAG)
A9PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (SWD/JTAG)
A10PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (SWD/JTAG)
B1PC15 - OSC32 OUT(5)_I/OマルチプレクスI/O・ペリフェラル端子 PC15 - OSC32 OUT(5)_ (RTC/CLK)
B2VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
B3PE3I/OマルチプレクスI/O・ペリフェラル端子 PE3 (General)
B4PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
B5PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (I2C)
B6PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
B7PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (UART)
B8PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (UART)
B9PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (UART)
B10PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (USB, UART, CAN)
C1OSC_INI/OマルチプレクスI/O・ペリフェラル端子 OSC_IN (RTC/CLK)
C2VSS_5GNDグラウンド基準端子 (VSS_5)
C3PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
C4PE1I/OマルチプレクスI/O・ペリフェラル端子 PE1 (General)
C5PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (SPI, I2C)
C6PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
C7PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
C8PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (UART)
C9PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (UART)
C10PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (USB, UART, CAN)
D1OSC_OUTI/OマルチプレクスI/O・ペリフェラル端子 OSC_OUT (RTC/CLK)
D2VDD_5Power電源供給入力 (VDD_5 — 3.3V VDD (Max 4.0V))
D3PE5I/OマルチプレクスI/O・ペリフェラル端子 PE5 (General)
D4PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (General)
D5BOOT0I入力専用端子 BOOT0 (General)
D6PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
D7PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
D8PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (RTC/CLK)
D9PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (UART, RTC/CLK)
D10PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (UART)
E1NRSTIシステムイネーブル・ハードウェアリセット (NRST)
E2PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (ADC)
E3PE6I/OマルチプレクスI/O・ペリフェラル端子 PE6 (General)
E4VSS_4GNDグラウンド基準端子 (VSS_4)
E5VSS_3GNDグラウンド基準端子 (VSS_3)
E6VSS_2GNDグラウンド基準端子 (VSS_2)
E7VSS_1GNDグラウンド基準端子 (VSS_1)
E8PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (RTC/CLK)
E9PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
E10PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
F1PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (ADC)
F2PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (ADC)
F3PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (ADC)
F4VDD_4Power電源供給入力 (VDD_4 — 3.3V VDD (Max 4.0V))
F5VDD_3Power電源供給入力 (VDD_3 — 3.3V VDD (Max 4.0V))
F6VDD_2Power電源供給入力 (VDD_2 — 3.3V VDD (Max 4.0V))
F7VDD_1Power電源供給入力 (VDD_1 — 3.3V VDD (Max 4.0V))
F8NotconnectedI/OマルチプレクスI/O・ペリフェラル端子 Notconnected (General)
F9PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (General)
F10PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
G1VSSAGNDグラウンド基準端子 (VSSA)
G2PA0WKUP -I/OマルチプレクスI/O・ペリフェラル端子 PA0WKUP - (UART, ADC, PWM)
G3PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (SPI, ADC, DAC)
G4PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (ADC)
G5PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
G6PE10I/OマルチプレクスI/O・ペリフェラル端子 PE10 (General)
G7PE14I/OマルチプレクスI/O・ペリフェラル端子 PE14 (General)
G8PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (SPI)
G9PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (General)
G10PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (General)
H1VREF-AnalogマルチプレクスI/O・ペリフェラル端子 VREF- (General)
H2PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC)
H3PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (SPI, DAC)
H4PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (ADC)
H5PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
H6PE11I/OマルチプレクスI/O・ペリフェラル端子 PE11 (General)
H7PE15I/OマルチプレクスI/O・ペリフェラル端子 PE15 (General)
H8PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI, PWM)
H9PD10I/OマルチプレクスI/O・ペリフェラル端子 PD10 (General)
H10PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (General)
J1VREF+AnalogマルチプレクスI/O・ペリフェラル端子 VREF+ (General)
J2PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART, ADC, PWM)
J3PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (SPI, ADC)
J4PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (ADC, PWM)
J5PE8I/OマルチプレクスI/O・ペリフェラル端子 PE8 (General)
J6PE12I/OマルチプレクスI/O・ペリフェラル端子 PE12 (General)
J7PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (UART, I2C)
J8PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, PWM)
J9PD9I/OマルチプレクスI/O・ペリフェラル端子 PD9 (General)
J10PD13I/OマルチプレクスI/O・ペリフェラル端子 PD13 (General)
K1VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
K2PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (UART, PWM)
K3PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (SPI, ADC)
K4PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (ADC, PWM)
K5PE9I/OマルチプレクスI/O・ペリフェラル端子 PE9 (General)
K6PE13I/OマルチプレクスI/O・ペリフェラル端子 PE13 (General)
K7PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (UART, I2C)
K8PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (UART, SPI, I2C)
K9PD8I/OマルチプレクスI/O・ペリフェラル端子 PD8 (General)
K10PD12I/OマルチプレクスI/O・ペリフェラル端子 PD12 (General)
PIN A1 PC14 - OSC32 IN(5)_
I/O
マルチプレクスI/O・ペリフェラル端子 PC14 - OSC32 IN(5)_ (RTC/CLK)
設計上の注意点: PC14(6) | Alt: OSC32_IN
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 15 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32F103VDH6 (ST · LFBGA-100)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32F103VDH6 (LFBGA-100) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32F103VDH6 (LFBGA-100) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32F103VDH6 (LFBGA-100) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32F103VDH6 (LFBGA-100) - 4. パッケージ外形寸法図 (D×E×A)
LFBGA-100 · 10.00×10.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32F103VDH6 (LFBGA-100) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32F103VDH6 (LFBGA-100) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (15 点 · 1/2 ページ)
STM32F103 シリーズの切り抜きなし原本図面 15 点中 1–12 点目を表示
P26 · p26_fig01パッケージ完全一致
STM32F103VDH6 (LFBGA-100) — Figure 4. STM32F103xC/D/E performance line BGA100 ballout
Figure 4. STM32F103xC/D/E performance line BGA100 ballout
P109 · p109_fig02パッケージ完全一致
STM32F103VDH6 (LFBGA-100) — Figure 59. Power supply and reference decoupling (VREF+ not connected to VDDA)
Figure 59. Power supply and reference decoupling (VREF+ not connected to VDDA)
P117 · p117_fig01パッケージ完全一致
STM32F103VDH6 (LFBGA-100) — Figure 65. LFBGA100 - 10 x 10 mm low profile fine pitch ball grid array package
Figure 65. LFBGA100 - 10 x 10 mm low profile fine pitch ball grid array package
P118 · p118_fig01パッケージ完全一致
STM32F103VDH6 (LFBGA-100) — Figure 66. LFBGA100 - 100-ball low profile fine pitch ball grid array, 10 x 10 mm,
Figure 66. LFBGA100 - 100-ball low profile fine pitch ball grid array, 10 x 10 mm,
P1 · p01_fig01881×446px
STM32F103VDH6 (LFBGA-100) — High-density performance line Arm®-based 32-bit MCU with 256 to 512KB
High-density performance line Arm®-based 32-bit MCU with 256 to 512KB
P25 · p25_fig011751×1835px
STM32F103VDH6 (LFBGA-100) — Figure 3. STM32F103xC/D/E BGA144 ballout
Figure 3. STM32F103xC/D/E BGA144 ballout
P42 · p42_fig011546×1184px
STM32F103VDH6 (LFBGA-100) — Figure 12. Power supply scheme sd
Figure 12. Power supply scheme sd
P42 · p42_fig021540×740px
STM32F103VDH6 (LFBGA-100) — Figure 13. Current consumption measurement scheme
Figure 13. Current consumption measurement scheme
P42 · p42_fig01P42
STM32F103VDH6 (LFBGA-100) — Datasheet Page 42 (p42_fig01)
Datasheet Page 42 (p42_fig01)
P60 · p60_fig011546×483px
STM32F103VDH6 (LFBGA-100) — Figure 22. Typical application with an 8 MHz crystal
Figure 22. Typical application with an 8 MHz crystal
P109 · p109_fig011546×586px
STM32F103VDH6 (LFBGA-100) — Figure 58. Typical connection diagram using the ADC
Figure 58. Typical connection diagram using the ADC
P115 · p115_fig011875×1472px
STM32F103VDH6 (LFBGA-100) — Figure 63. LFBGA144 - 144-ball low profile fine pitch ball grid array, 10 x 10 mm,
Figure 63. LFBGA144 - 144-ball low profile fine pitch ball grid array, 10 x 10 mm,
1 / 2 ページ (15 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32F103VDH6)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32F103VDH6 (LFBGA-100) は 100 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 10.00 × 10.00 × 1.35 mm(ピンピッチ e = 0.80 mm)です。動作電源電圧 3.0V ~ 3.6V (Typ 3.3V)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, JTAG / SWD, IrDA, CAN, RTC/CLK, SWD/JTAG, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
72 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 1.35 mm (A1=0.27 mm)
パッケージ系列: BGA (LFBGA-100)
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, SPI, I2C, I2S, ADC, DAC, PWM, SDIO, JTAG / SWD, IrDA, CAN, RTC/CLK, SWD/JTAG, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0, PB2):リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LFBGA-100)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.35mm · e=0.80mm
パッド寸法 (W × L)Level B
0.40 × 0.40 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
C1, C2, C3
BOM
3× 100nF (0.1µF) 50V X7R
0402 / 0603
VDD_1..3 デジタル電源デカップリング(Pin 24, 36, 48)— 各 VDD ピンから 1.5mm 以内に配置。
C4
BOM
4.7µF ~ 10µF 10V X5R
0603 / 0805
メイン VDD 用バルクコンデンサ — MCU の 3.3V 電源入力付近に配置。
C5, C6 + FB1
BOM
100nF + 1µF + Ferrite 600Ω@100MHz
0402 / 0603
12bit ADC 用 VDDA/VSSA アナログフィルタ(Pin 8, 9)— デジタルノイズを分離。
Y1 + C7, C8
BOM
8MHz Crystal (CL=12pF) + 2× 18pF NP0
SMD-3225 + 0402
メイン HSE 水晶発振子(Pin 5 PD0, 6 PD1)— 4mm 以内で対称配線し GND ガードリングで囲む。
STM32F103CBT6
STMicroelectronics
100% Drop-in100% ドロップイン互換(128KB Flash 増量版)— LQFP-48 同一ピン配置で Flash 倍増。
GD32F103C8T6
GigaDevice
Pin-to-Pin LQFP-48 (108MHz)Pin-to-Pin LQFP-48(108MHz)— 高クロック化に伴い Flash ウェイト設定と USB タイミングを確認。
APM32F103C8T6
Geehy
Pin-to-Pin LQFP-48 (96MHz)Pin-to-Pin LQFP-48(96MHz)— ハードウェア直接互換、STM32F1 レジスタ互換。

技術的なよくある質問 (FAQ) — STM32F103VDH6 (LFBGA-100)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32F103VDH6 (LFBGA-100) のピン配置 (Pinout) および電源電圧仕様は?

ST 製 STM32F103VDH6 (LFBGA-100 パッケージ) は全 100 ピン構成で、ピンピッチは 0.80 mm です。主なピン:A1 (PC14 - OSC32 IN(5)_: マルチプレクスI/O・ペリフェラル端子 PC14 - OSC32 IN(5)_ (RTC/CLK)), A2 (PC13TAMPER - - RTC: マルチプレクスI/O・ペリフェラル端子 PC13TAMPER - - RTC (RTC/CLK)), A3 (PE2: マルチプレクスI/O・ペリフェラル端子 PE2 (General)), A4 (PB9: マルチプレクスI/O・ペリフェラル端子 PB9 (General)), A5 (PB7: マルチプレクスI/O・ペリフェラル端子 PB7 (I2C)), A6 (PB4: マルチプレクスI/O・ペリフェラル端子 PB4 (SPI, SWD/JTAG))。

STM32F103VDH6 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32F103VDH6 (LFBGA-100) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.80 mm、合計 100 パッドで構成されています。

STM32F103VDH6 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32F103VDH6 (ST, LFBGA-100) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (100 ピン) & STM32F103 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1PC14 - OSC32 IN(5)_Digital_IO信号端子 PC14 - OSC32 IN(5)_(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC14 - OSC32 IN(5)_。対応バス/インターフェース: RTC/CLK。
A2PC13TAMPER - - RTCDigital_IO信号端子 PC13TAMPER - - RTC(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC13TAMPER - - RTC。対応バス/インターフェース: RTC/CLK。
A3PE2Digital_IO信号端子 PE2(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PE2。対応バス/インターフェース: General。
A4PB9Digital_IO信号端子 PB9(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
A5PB7Digital_IO信号端子 PB7(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: I2C1_SDA。対応バス/インターフェース: I2C。
A6PB4Digital_IO信号端子 PB4(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: SPI3_MISO。対応バス/インターフェース: SPI, SWD/JTAG。
A7PB3Digital_IO信号端子 PB3(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: SPI3_SCK。対応バス/インターフェース: SPI, SWD/JTAG。
A8PA15Digital_IO信号端子 PA15(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: SPI3_NSS。対応バス/インターフェース: SPI, SWD/JTAG。
A9PA14Digital_IO信号端子 PA14(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA14。対応バス/インターフェース: SWD/JTAG。
A10PA13Digital_IO信号端子 PA13(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA13。対応バス/インターフェース: SWD/JTAG。
B1PC15 - OSC32 OUT(5)_Digital_IO信号端子 PC15 - OSC32 OUT(5)_(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC15 - OSC32 OUT(5)_。対応バス/インターフェース: RTC/CLK。
B2VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
B3PE3Digital_IO信号端子 PE3(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
B4PB8Digital_IO信号端子 PB8(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
B5PB6Digital_IO信号端子 PB6(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: I2C1_SCL。対応バス/インターフェース: I2C。
B6PD5Digital_IO信号端子 PD5(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
B7PD2Digital_IO信号端子 PD2(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD2。対応バス/インターフェース: UART。
B8PC11Digital_IO信号端子 PC11(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC11。対応バス/インターフェース: UART。
B9PC10Digital_IO信号端子 PC10(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC10。対応バス/インターフェース: UART。
B10PA12Digital_IO信号端子 PA12(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA12。対応バス/インターフェース: USB, UART, CAN。
C1OSC_INDigital_IO信号端子 OSC_IN(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: OSC_IN。対応バス/インターフェース: RTC/CLK。
C2VSS_5GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_5) です。
C3PE4Digital_IO信号端子 PE4(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
C4PE1Digital_IO信号端子 PE1(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PE1。対応バス/インターフェース: General。
C5PB5Digital_IO信号端子 PB5(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: I2C1_SMBA, SPI3_MOSI_。対応バス/インターフェース: SPI, I2C。
C6PD6Digital_IO信号端子 PD6(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
C7PD3Digital_IO信号端子 PD3(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
C8PC12Digital_IO信号端子 PC12(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC12。対応バス/インターフェース: UART。
C9PA9Digital_IO信号端子 PA9(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA9。対応バス/インターフェース: UART。
C10PA11Digital_IO信号端子 PA11(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA11。対応バス/インターフェース: USB, UART, CAN。
D1OSC_OUTDigital_IO信号端子 OSC_OUT(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: OSC_OUT。対応バス/インターフェース: RTC/CLK。
D2VDD_5Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_5、最大定格: 4.0V) です。
D3PE5Digital_IO信号端子 PE5(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PE5。対応バス/インターフェース: General。
D4PE0Digital_IO信号端子 PE0(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PE0。対応バス/インターフェース: General。
D5BOOT0Digital_IO信号端子 BOOT0(方向: I、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
D6PD7Digital_IO信号端子 PD7(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
D7PD4Digital_IO信号端子 PD4(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
D8PD0Digital_IO信号端子 PD0(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD0。対応バス/インターフェース: RTC/CLK。
D9PA8Digital_IO信号端子 PA8(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA8。対応バス/インターフェース: UART, RTC/CLK。
D10PA10Digital_IO信号端子 PA10(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA10。対応バス/インターフェース: UART。
E1NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST):Lowに引くことでコアと全ペリフェラルを初期化します。
E2PC2Digital_IO信号端子 PC2(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC2。対応バス/インターフェース: ADC。
E3PE6Digital_IO信号端子 PE6(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PE6。対応バス/インターフェース: General。
E4VSS_4GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_4) です。
E5VSS_3GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_3) です。
E6VSS_2GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_2) です。
E7VSS_1GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS_1) です。
E8PD1Digital_IO信号端子 PD1(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PD1。対応バス/インターフェース: RTC/CLK。
E9PC9Digital_IO信号端子 PC9(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC9。対応バス/インターフェース: General。
E10PC7Digital_IO信号端子 PC7(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
F1PC0Digital_IO信号端子 PC0(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC0。対応バス/インターフェース: ADC。
F2PC1Digital_IO信号端子 PC1(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC1。対応バス/インターフェース: ADC。
F3PC3Digital_IO信号端子 PC3(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC3。対応バス/インターフェース: ADC。
F4VDD_4Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_4、最大定格: 4.0V) です。
F5VDD_3Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_3、最大定格: 4.0V) です。
F6VDD_2Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_2、最大定格: 4.0V) です。
F7VDD_1Power_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD_1、最大定格: 4.0V) です。
F8NotconnectedDigital_IO信号端子 Notconnected(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: Notconnected。対応バス/インターフェース: General。
F9PC8Digital_IO信号端子 PC8(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC8。対応バス/インターフェース: General。
F10PC6Digital_IO信号端子 PC6(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
G1VSSAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA) です。
G2PA0WKUP -Digital_IO信号端子 PA0WKUP -(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PA0WKUP -。対応バス/インターフェース: UART, ADC, PWM。
G3PA4Digital_IO信号端子 PA4(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: SPI1_NSS。対応バス/インターフェース: SPI, ADC, DAC。
G4PC4Digital_IO信号端子 PC4(方向: I/O、電圧域: 3.3V VDD (Max 4.0V))。多重化オルタネート機能: PC4。対応バス/インターフェース: ADC。