ChipDocs.org
⌘K
2284 部品PDFアップロード
ATMEGA324A-MCH (QFN-44(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATMEGA324A-MCH

MICROCHIPID: C1339016QFN-44(5x5) · 45 ピン · Pitch 0.53mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATMEGA324A-MCH (QFN-44(5x5))45EPA1PB5A2PB7A3VCCA4XTAL2A5PD0A6PD2A7PD3A8PD5A9PD7A10GNDA11PC1A12PC3A13PC4A14PC6A15AVCCA16AREFA17PA6A18PA4A19PA3A20PA1A21VCCA22PB0B20PB3B19PB1B18GNDB17PA0B16PA2B15PA5B14PA7B13GNDB12PC7B11PC5B10PC2B9PC0B8VCCB7PD6B6PD4B5PD1B4XTAL1B3GNDB2RESET#B1PB6A24PB4A23PB2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
B11B12B13B14B15B5B4B3B2B1B6B7B8B9B10B16B17B18B19B2045A24A23A22A21A20A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1E=5.00mm · Pitch e=0.53mmD=5.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.53mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (45/45)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
45EPGND露出サーマルパッド・グラウンド (EP)
A1PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
A2PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
A3VCCPower電源供給入力 (VCC — 1.8V ~ 5.5V VCC)
A4XTAL2I/OマルチプレクスI/O・ペリフェラル端子 XTAL2 (RTC/CLK)
A5PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
A6PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
A7PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
A8PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
A9PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
A10GNDGNDグラウンド基準端子 (GND)
A11PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
A12PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
A13PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
A14PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
A15AVCCPower電源供給入力 (AVCC — 1.8V ~ 5.5V VCC)
A16AREFI/OマルチプレクスI/O・ペリフェラル端子 AREF (ADC)
A17PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
A18PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
A19PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
A20PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
A21VCCPower電源供給入力 (VCC — 1.8V ~ 5.5V VCC)
A22PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
A23PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
A24PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
B1PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
B2RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
B3GNDGNDグラウンド基準端子 (GND)
B4XTAL1I/OマルチプレクスI/O・ペリフェラル端子 XTAL1 (RTC/CLK)
B5PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
B6PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
B7PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
B8VCCPower電源供給入力 (VCC — 1.8V ~ 5.5V VCC)
B9PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
B10PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
B11PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
B12PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
B13GNDGNDグラウンド基準端子 (GND)
B14PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
B15PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
B16PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
B17PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
B18GNDGNDグラウンド基準端子 (GND)
B19PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
B20PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
PIN 45 EP
GND
露出サーマルパッド・グラウンド (EP)
設計上の注意点: Bottom exposed die attach pad (EP) providing primary thermal conduction path to the PCB and low-inductance 0V ground return.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 12 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATMEGA324A-MCH (MICROCHIP · QFN-44(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATMEGA324A-MCH (QFN-44(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATMEGA324A-MCH (QFN-44(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (45ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATMEGA324A-MCH (QFN-44(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATMEGA324A-MCH (QFN-44(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-44(5x5) · 5.00×5.00mm · ピッチ 0.53mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATMEGA324A-MCH (QFN-44(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (45 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATMEGA324A-MCH (QFN-44(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (12 点 · 1/1 ページ)
ATMEGA164PA / ATMEGA324A / ATMEGA324PA シリーズの切り抜きなし原本図面 12 点中 1–12 点目を表示
P1 · p01_fig01376×200px
ATMEGA324A-MCH (QFN-44(5x5)) — Introduction
Introduction
P12 · p12_fig011418×890px
ATMEGA324A-MCH (QFN-44(5x5)) — Figure 1-2. DRQFN - pinout
Figure 1-2. DRQFN - pinout
P12 · p12_fig01P12
ATMEGA324A-MCH (QFN-44(5x5)) — Datasheet Page 12 (p12_fig01)
Datasheet Page 12 (p12_fig01)
P13 · p13_fig011628×995px
ATMEGA324A-MCH (QFN-44(5x5)) — Figure 1-3. VFBGA - pinout
Figure 1-3. VFBGA - pinout
P126 · p126_fig011446×1015px
ATMEGA324A-MCH (QFN-44(5x5)) — Figure 16-5. Compare Match Output unit, schematic
Figure 16-5. Compare Match Output unit, schematic
P151 · p151_fig011434×572px
ATMEGA324A-MCH (QFN-44(5x5)) — Figure 17-5. CTC mode, timing diagram
Figure 17-5. CTC mode, timing diagram
P152 · p152_fig011437×791px
ATMEGA324A-MCH (QFN-44(5x5)) — Figure 17-6. Fast PWM mode, timing diagram
Figure 17-6. Fast PWM mode, timing diagram
P652 · p652_fig011997×2620px
ATMEGA324A-MCH (QFN-44(5x5)) — ATmega164A/PA/324A/PA/644A/PA/1284/P
ATmega164A/PA/324A/PA/644A/PA/1284/P
P657 · p657_fig011874×2567px
ATMEGA324A-MCH (QFN-44(5x5)) —  2020 Microchip Technology Inc. Data Sheet Complete DS40002070B-page 657 | RECOMMENDED LAND PATTERN | Dimension Limits | Units | C2 | Optional Center Pad Width | Contact Pad Spacing | Optional Center Pad Length | Contact Pitch | Y2 X2 | 5.
 2020 Microchip Technology Inc. Data Sheet Complete DS40002070B-page 657 | RECOMMENDED LAND PATTERN | Dimension Limits | Units | C2 | Optional Center Pad Width | Contact Pad Spacing | Optional Center Pad Length | Contact Pitch | Y2 X2 | 5.
P657 · p657_fig01P657
ATMEGA324A-MCH (QFN-44(5x5)) — Datasheet Page 657 (p657_fig01)
Datasheet Page 657 (p657_fig01)
P660 · p660_fig011874×2567px
ATMEGA324A-MCH (QFN-44(5x5)) —  2020 Microchip Technology Inc. Data Sheet Complete DS40002070B-page 660 | RECOMMENDED LAND PATTERN | Dimension Limits | Units | C2 | Optional Center Pad Width | Outer Contact Pad Spacing | Optional Center Pad Length | Contact Pitch | Y3 X
 2020 Microchip Technology Inc. Data Sheet Complete DS40002070B-page 660 | RECOMMENDED LAND PATTERN | Dimension Limits | Units | C2 | Optional Center Pad Width | Outer Contact Pad Spacing | Optional Center Pad Length | Contact Pitch | Y3 X
P663 · p663_fig011874×2571px
ATMEGA324A-MCH (QFN-44(5x5)) —  2020 Microchip Technology Inc. Data Sheet Complete DS40002070B-page 663 | RECOMMENDED LAND PATTERN | Dimension Limits | Units | C2 Contact Pad Spacing | Contact Pitch | MILLIMETERS | 0.65 BSC MIN E | MAX | 3.90 BSC Contact Pad Diameter (X
 2020 Microchip Technology Inc. Data Sheet Complete DS40002070B-page 663 | RECOMMENDED LAND PATTERN | Dimension Limits | Units | C2 Contact Pad Spacing | Contact Pitch | MILLIMETERS | 0.65 BSC MIN E | MAX | 3.90 BSC Contact Pad Diameter (X

電気仕様 & 部品詳細スペック (ATMEGA324A-MCH)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:ATMEGA324A-MCH (QFN-44(5x5)) は 45 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 5.00 × 5.00 × 1.35 mm（ピンピッチ e = 0.53 mm）です。動作電源電圧 1.8V to 5.5V、動作温度範囲 -40°C to 85°C、UART, SPI, ADC, PWM, JTAG / SWD, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to 85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
20MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 45 本対応
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 1.35 mm (A1=0.30 mm)
パッケージ系列: BGA (QFN-44(5x5))
ピン数・リードピッチN / e
45 Pins | Pitch e = 0.53 mm (20.9 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, ADC, PWM, JTAG / SWD, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル45 ピン自動バス分類
OK
IPC-7351B フットプリント45 パッド · ピッチ 0.53mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-44(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.35mm · e=0.53mm
パッド寸法 (W × L)Level B
0.25 × 0.25 mm
ピン数 / 総パッド数Topology
45P / 45Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-44(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATMEGA324A-MCH (QFN-44(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATMEGA324A-MCH (QFN-44(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ATMEGA324A-MCH (QFN-44(5x5) パッケージ) は全 45 ピン構成で、ピンピッチは 0.53 mm、動作電源電圧範囲 VCC は 1.8V to 5.5V です。主なピン：45 (EP: 露出サーマルパッド・グラウンド (EP)), A1 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (General)), A2 (PB7: マルチプレクスI/O・ペリフェラル端子 PB7 (General)), A3 (VCC: 電源供給入力 (VCC — 1.8V ~ 5.5V VCC)), A4 (XTAL2: マルチプレクスI/O・ペリフェラル端子 XTAL2 (RTC/CLK)), A5 (PD0: マルチプレクスI/O・ペリフェラル端子 PD0 (General))。

ATMEGA324A-MCH の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATMEGA324A-MCH (QFN-44(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.53 mm、合計 45 パッドで構成されています。

ATMEGA324A-MCH の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATMEGA324A-MCH (MICROCHIP, QFN-44(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (45 ピン) & ATMEGA164PA / ATMEGA324A / ATMEGA324PA シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
45EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
A1PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
A2PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
A3VCCPower_In1.8V ~ 5.5V VCC 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 6.0V) です。
A4XTAL2Digital_IO信号端子 XTAL2（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: XTAL2。対応バス/インターフェース: RTC/CLK。
A5PD0Digital_IO信号端子 PD0（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
A6PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
A7PD3Digital_IO信号端子 PD3（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
A8PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
A9PD7Digital_IO信号端子 PD7（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
A10GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
A11PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
A12PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
A13PC4Digital_IO信号端子 PC4（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC4。対応バス/インターフェース: General。
A14PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
A15AVCCPower_In1.8V ~ 5.5V VCC 電源ドメインで動作する正電源入力端子 (AVCC、最大定格: 6.0V) です。
A16AREFDigital_IO信号端子 AREF（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: AREF。対応バス/インターフェース: ADC。
A17PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
A18PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
A19PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
A20PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
A21VCCPower_In1.8V ~ 5.5V VCC 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 6.0V) です。
A22PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
A23PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
A24PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
B1PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
B2RESET#Digital_IOローアクティブ・ハードウェアリセット端子 (RESET#)：Lowに引くことでコアと全ペリフェラルを初期化します。
B3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
B4XTAL1Digital_IO信号端子 XTAL1（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: XTAL1。対応バス/インターフェース: RTC/CLK。
B5PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
B6PD4Digital_IO信号端子 PD4（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
B7PD6Digital_IO信号端子 PD6（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
B8VCCPower_In1.8V ~ 5.5V VCC 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 6.0V) です。
B9PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
B10PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
B11PC5Digital_IO信号端子 PC5（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC5。対応バス/インターフェース: General。
B12PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
B13GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
B14PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
B15PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
B16PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
B17PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
B18GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
B19PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
B20PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 1.8V ~ 5.5V VCC）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード