ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32L476QGI3 (UFBGA-132) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32L476QGI3

STID: C1338828UFBGA-132 · 132 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32L476QGI3 (UFBGA-132)A1PE3A2PE1A3PB8A4BOOT0A5PD7A6PD5A7PB4A8PB3A9PA9A10PA14A11PA13A12PA12B1PE4B2PE2B3PB9B4PB7B5PB6B6PD6B7PD4B8PD3B9PD1B10PC12B11PC10B12PA11C1PC13C2PE5C3PE0C4VDDC5PB5C6PG14C7PG13C8PD2C9PC9C10PC11C11VDDUSBC12PA10D1PC14 - OSC32D2PE6D3VSSD4PF2D5PF1D6PF0D7PG12D8PG10D9PG9D10PA9D11PA8D12PC9E1IOE1E2VBATE3VSSE4PF3E9PG5E10PC8E11PC7E12PC6F1PH0 - OSC_INF2VSSF3PF4F4PF5F6VSSF7VSSF9PG3F10PF10F11VSSF12VSSM12PE15M11PE14M10PE13M9PE11M8PE9M7PE7M6PB1M5PB0M4OPAMP2_VINMM3OPAMP1_VINMM2PA1M1VDDAL12PB12L11PB11L10PB10L9PE12L8PE10L7PE8L6PB2L5PC5L4PA6L3PA3L2PA0L1VREF+K12PB13K11PB14K10PB15K9PD8K8PD9K7PF13K6PF11K5PC4K4PA5K3PA2K2PC3K1PG15J12PD10J11PD11J10PD12J9PF15J8PF14J7PF12J6PG8J5PA7J4PA4J3PC2J2PC1J1VSSA/ VREF -H12PD13H11PD14H10PD15H9PG0H4PG7H3VDDH2NRSTH1PC0G12VDDG11VDDG10PG10G9PG1G7VDDIO2G6VDDG4PG6G3PG11G2VDDG1PH1 - OSC_ OGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.888.983.878.773.768.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6-73.7-78.7-83.8-88.9mm
2. 2Dフットプリント
A1A2A3A4A5A6A7A8A9A10A11A12B1B2B3B4B5B6B7B8B9B10B11B12C1C2C3C4C5C6C7C8C9C10C11C12D1D2D3D4D5D6D7D8D9D10D11D12E1E2E3E4E9E10E11E12F1F2F3F4F6F7F9F10F11F12G1G2G3G4G6G7G9G10G11G12H1H2H3H4H9H10H11H12J1J2J3J4J5J6J7J8J9J10J11J12K1K2K3K4K5K6K7K8K9K10K11K12L1L2L3L4L5L6L7L8L9L10L11L12M1M2M3M4M5M6M7M8M9M10M11M12E=7.00mm · Pitch e=0.50mmD=7.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (132/132)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1PE3I/OマルチプレクスI/O・ペリフェラル端子 PE3 (General)
A2PE1I/OマルチプレクスI/O・ペリフェラル端子 PE1 (General)
A3PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
A4BOOT0I入力専用端子 BOOT0 (General)
A5PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
A6PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
A7PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
A8PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
A9PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
A10PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
A11PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
A12PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
B1PE4I/OマルチプレクスI/O・ペリフェラル端子 PE4 (General)
B2PE2I/OマルチプレクスI/O・ペリフェラル端子 PE2 (General)
B3PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
B4PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
B5PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
B6PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
B7PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
B8PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
B9PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
B10PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (General)
B11PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (General)
B12PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
C1PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (RTC/CLK)
C2PE5I/OマルチプレクスI/O・ペリフェラル端子 PE5 (SPI)
C3PE0I/OマルチプレクスI/O・ペリフェラル端子 PE0 (General)
C4VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
C5PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
C6PG14I/OマルチプレクスI/O・ペリフェラル端子 PG14 (General)
C7PG13I/OマルチプレクスI/O・ペリフェラル端子 PG13 (General)
C8PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
C9PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
C10PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (General)
C11VDDUSBPower電源供給入力 (VDDUSB — 3.3V VDD (Max 4.0V))
C12PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
D1PC14 - OSC32_ IN(PC14)I/OマルチプレクスI/O・ペリフェラル端子 PC14 - OSC32_ IN(PC14) (RTC/CLK)
D2PE6I/OマルチプレクスI/O・ペリフェラル端子 PE6 (RTC/CLK)
D3VSSGNDグラウンド基準端子 (VSS)
D4PF2I/OマルチプレクスI/O・ペリフェラル端子 PF2 (I2C)
D5PF1I/OマルチプレクスI/O・ペリフェラル端子 PF1 (I2C)
D6PF0I/OマルチプレクスI/O・ペリフェラル端子 PF0 (I2C)
D7PG12I/OマルチプレクスI/O・ペリフェラル端子 PG12 (General)
D8PG10I/OマルチプレクスI/O・ペリフェラル端子 PG10 (General)
D9PG9I/OマルチプレクスI/O・ペリフェラル端子 PG9 (General)
D10PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
D11PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
D12PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
E1IOE1I/OGeneral Purpose Digital I/O Pin IOE1
E2VBATPower電源供給入力 (VBAT — 3.3V VDD (Max 4.0V))
E3VSSGNDグラウンド基準端子 (VSS)
E4PF3I/OマルチプレクスI/O・ペリフェラル端子 PF3 (ADC)
E9PG5I/OマルチプレクスI/O・ペリフェラル端子 PG5 (General)
E10PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (General)
E11PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
E12PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
F1PH0 - OSC_IN (PH0)I/OマルチプレクスI/O・ペリフェラル端子 PH0 - OSC_IN (PH0) (RTC/CLK)
F2VSSGNDグラウンド基準端子 (VSS)
F3PF4I/OマルチプレクスI/O・ペリフェラル端子 PF4 (ADC)
F4PF5I/OマルチプレクスI/O・ペリフェラル端子 PF5 (ADC)
F6VSSGNDグラウンド基準端子 (VSS)
F7VSSGNDグラウンド基準端子 (VSS)
F9PG3I/OマルチプレクスI/O・ペリフェラル端子 PG3 (General)
F10PF10I/OマルチプレクスI/O・ペリフェラル端子 PF10 (General)
F11VSSGNDグラウンド基準端子 (VSS)
F12VSSGNDグラウンド基準端子 (VSS)
G1PH1 - OSC_ OUT (PH1)I/OマルチプレクスI/O・ペリフェラル端子 PH1 - OSC_ OUT (PH1) (RTC/CLK)
G2VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
G3PG11I/OマルチプレクスI/O・ペリフェラル端子 PG11 (General)
G4PG6I/OマルチプレクスI/O・ペリフェラル端子 PG6 (General)
G6VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
G7VDDIO2Power電源供給入力 (VDDIO2 — 3.3V VDD (Max 4.0V))
G9PG1I/OマルチプレクスI/O・ペリフェラル端子 PG1 (General)
G10PG10I/OマルチプレクスI/O・ペリフェラル端子 PG10 (General)
G11VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
G12VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
H1PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (ADC)
H2NRSTIシステムイネーブル・ハードウェアリセット (NRST)
H3VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
H4PG7I/OマルチプレクスI/O・ペリフェラル端子 PG7 (General)
H9PG0I/OマルチプレクスI/O・ペリフェラル端子 PG0 (General)
H10PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (General)
H11PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (PWM)
H12PD13I/OマルチプレクスI/O・ペリフェラル端子 PD13 (PWM)
J1VSSA/ VREF -GNDグラウンド基準端子 (VSSA/ VREF -)
J2PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (ADC)
J3PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (SPI, ADC)
J4PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (UART, SPI, ADC, DAC)
J5PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (ADC, PWM)
J6PG8I/OマルチプレクスI/O・ペリフェラル端子 PG8 (General)
J7PF12I/OマルチプレクスI/O・ペリフェラル端子 PF12 (General)
J8PF14I/OマルチプレクスI/O・ペリフェラル端子 PF14 (General)
J9PF15I/OマルチプレクスI/O・ペリフェラル端子 PF15 (General)
J10PD12I/OマルチプレクスI/O・ペリフェラル端子 PD12 (UART, PWM)
J11PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (UART, I2C)
J12PD10I/OマルチプレクスI/O・ペリフェラル端子 PD10 (UART, SPI)
K1PG15I/OマルチプレクスI/O・ペリフェラル端子 PG15 (General)
K2PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (SPI, I2C, ADC)
K3PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (UART, ADC, PWM)
K4PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (ADC, DAC, PWM)
K5PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (UART, ADC)
K6PF11I/OマルチプレクスI/O・ペリフェラル端子 PF11 (General)
K7PF13I/OマルチプレクスI/O・ペリフェラル端子 PF13 (General)
K8PD9I/OマルチプレクスI/O・ペリフェラル端子 PD9 (UART)
K9PD8I/OマルチプレクスI/O・ペリフェラル端子 PD8 (UART)
K10PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (PWM, RTC/CLK)
K11PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (UART, SPI, PWM)
K12PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (UART, SPI, PWM)
L1VREF+AnalogマルチプレクスI/O・ペリフェラル端子 VREF+ (General)
L2PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (UART, ADC, PWM, RTC/CLK)
L3PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (UART, ADC, PWM)
L4PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (UART, ADC)
L5PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (UART, ADC)
L6PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (I2C, RTC/CLK)
L7PE8I/OマルチプレクスI/O・ペリフェラル端子 PE8 (PWM)
L8PE10I/OマルチプレクスI/O・ペリフェラル端子 PE10 (PWM)
L9PE12I/OマルチプレクスI/O・ペリフェラル端子 PE12 (PWM)
L10PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (UART, SPI, PWM)
L11PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (UART, PWM)
L12PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (UART, I2C)
M1VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
M2PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (UART, ADC, PWM)
M3OPAMP1_VINMPower電源供給入力 (OPAMP1_VINM — 3.3V VDD (Max 4.0V))
M4OPAMP2_VINMPower電源供給入力 (OPAMP2_VINM — 3.3V VDD (Max 4.0V))
M5PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (UART, ADC, PWM)
M6PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (UART, ADC, PWM)
M7PE7I/OマルチプレクスI/O・ペリフェラル端子 PE7 (General)
M8PE9I/OマルチプレクスI/O・ペリフェラル端子 PE9 (PWM)
M9PE11I/OマルチプレクスI/O・ペリフェラル端子 PE11 (PWM)
M10PE13I/OマルチプレクスI/O・ペリフェラル端子 PE13 (PWM)
M11PE14I/OマルチプレクスI/O・ペリフェラル端子 PE14 (SPI, PWM)
M12PE15I/OマルチプレクスI/O・ペリフェラル端子 PE15 (SPI)
PIN A1 PE3
I/O
マルチプレクスI/O・ペリフェラル端子 PE3 (General)
設計上の注意点: Alt: TRACED0 TIM3 CH1 ,_ , TSC_G7IO2_ , LCD_SEG39FMCA19 ,_ , SAI1_SDBEVENTOUT_ ,
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 15 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32L476QGI3 (ST · UFBGA-132)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32L476QGI3 (UFBGA-132) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32L476QGI3 (UFBGA-132) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (132ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32L476QGI3 (UFBGA-132) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32L476QGI3 (UFBGA-132) - 4. パッケージ外形寸法図 (D×E×A)
UFBGA-132 · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32L476QGI3 (UFBGA-132) - 5. 推奨PCBフットプリント
IPC-7351B パッド (132 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32L476QGI3 (UFBGA-132) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (15 点 · 1/2 ページ)
STM32L476 シリーズの切り抜きなし原本図面 15 点中 1–12 点目を表示
P63 · p63_fig01パッケージ完全一致
STM32L476QGI3 (UFBGA-132) — Figure 8. STM32L476Zx UFBGA144 ballout(1)
Figure 8. STM32L476Zx UFBGA144 ballout(1)
P63 · p63_fig02パッケージ完全一致
STM32L476QGI3 (UFBGA-132) — VREF+ VDDA PA1 PA6 PB2 PE11 PB11 PB12 PD8 PD9
VREF+ VDDA PA1 PA6 PB2 PE11 PB11 PB12 PD8 PD9
P64 · p64_fig01パッケージ完全一致
STM32L476QGI3 (UFBGA-132) — Figure 10. STM32L476Qx, external SMPS device, UFBGA132 ballout 1 2 3 5 6 7 8 9 10 11 12 PE3 PE1 PB8 PD7 PD5 PB4 PB3 PA15 PA14 PA13 PA12
Figure 10. STM32L476Qx, external SMPS device, UFBGA132 ballout 1 2 3 5 6 7 8 9 10 11 12 PE3 PE1 PB8 PD7 PD5 PB4 PB3 PA15 PA14 PA13 PA12
P1 · p01_fig01881×411px
STM32L476QGI3 (UFBGA-132) — • RTC with HW calendar, alarms and calibration
• RTC with HW calendar, alarms and calibration
P63 · p63_fig02P63
STM32L476QGI3 (UFBGA-132) — Datasheet Page 63 (p63_fig02)
Datasheet Page 63 (p63_fig02)
P64 · p64_fig021546×1384px
STM32L476QGI3 (UFBGA-132) — K
K
P64 · p64_fig01P64
STM32L476QGI3 (UFBGA-132) — Datasheet Page 64 (p64_fig01)
Datasheet Page 64 (p64_fig01)
P113 · p113_fig011751×2204px
STM32L476QGI3 (UFBGA-132) — Figure 20. Power supply scheme
Figure 20. Power supply scheme
P113 · p113_fig01P113
STM32L476QGI3 (UFBGA-132) — Datasheet Page 113 (p113_fig01)
Datasheet Page 113 (p113_fig01)
P156 · p156_fig011546×702px
STM32L476QGI3 (UFBGA-132) — Figure 25. Typical application with an 8 MHz crystal
Figure 25. Typical application with an 8 MHz crystal
P246 · p246_fig011752×2294px
STM32L476QGI3 (UFBGA-132) — Figure 63. UFBGA - 132-ball, 7 x 7 mm ultra thin fine pitch ball grid array
Figure 63. UFBGA - 132-ball, 7 x 7 mm ultra thin fine pitch ball grid array
P247 · p247_fig011546×1505px
STM32L476QGI3 (UFBGA-132) — Figure 64. UFBGA - 132-ball, 7 x 7 mm ultra thin fine pitch ball grid array
Figure 64. UFBGA - 132-ball, 7 x 7 mm ultra thin fine pitch ball grid array
1 / 2 ページ (15 点の抽出図面)

電気仕様 & 部品詳細スペック (STM32L476QGI3)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32L476QGI3 (UFBGA-132) は 132 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 7.00 × 7.00 × 0.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.71 V to 3.6 V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, SPI, I2C, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.71 V to 3.6 V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
80 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
5V トレラント (FT) ピン 58 本対応
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 0.60 mm (A1=0.20 mm)
パッケージ系列: BGA (UFBGA-132)
ピン数・リードピッチN / e
132 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, SPI, I2C, ADC, DAC, JTAG / SWD, IrDA, PWM, RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル132 ピン自動バス分類
OK
IPC-7351B フットプリント132 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (UFBGA-132)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.28 mm
ピン数 / 総パッド数Topology
132P / 132Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
UFBGA-132
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32L476QGI3 (UFBGA-132)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32L476QGI3 (UFBGA-132) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32L476QGI3 (UFBGA-132 パッケージ) は全 132 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.71 V to 3.6 V です。主なピン：A1 (PE3: マルチプレクスI/O・ペリフェラル端子 PE3 (General)), A2 (PE1: マルチプレクスI/O・ペリフェラル端子 PE1 (General)), A3 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (General)), A4 (BOOT0: 入力専用端子 BOOT0 (General)), A5 (PD7: マルチプレクスI/O・ペリフェラル端子 PD7 (General)), A6 (PD5: マルチプレクスI/O・ペリフェラル端子 PD5 (General))。

STM32L476QGI3 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32L476QGI3 (UFBGA-132) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 132 パッドで構成されています。

STM32L476QGI3 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32L476QGI3 (ST, UFBGA-132) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (132 ピン) & STM32L476 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1PE3Digital_IO信号端子 PE3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE3。対応バス/インターフェース: General。
A2PE1Digital_IO信号端子 PE1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE1。対応バス/インターフェース: General。
A3PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
A4BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
A5PD7Digital_IO信号端子 PD7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
A6PD5Digital_IO信号端子 PD5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
A7PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
A8PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
A9PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
A10PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
A11PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
A12PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
B1PE4Digital_IO信号端子 PE4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE4。対応バス/インターフェース: General。
B2PE2Digital_IO信号端子 PE2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE2。対応バス/インターフェース: General。
B3PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
B4PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
B5PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
B6PD6Digital_IO信号端子 PD6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
B7PD4Digital_IO信号端子 PD4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
B8PD3Digital_IO信号端子 PD3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
B9PD1Digital_IO信号端子 PD1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
B10PC12Digital_IO信号端子 PC12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC12。対応バス/インターフェース: General。
B11PC10Digital_IO信号端子 PC10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC10。対応バス/インターフェース: General。
B12PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
C1PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC13。対応バス/インターフェース: RTC/CLK。
C2PE5Digital_IO信号端子 PE5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE5。対応バス/インターフェース: SPI。
C3PE0Digital_IO信号端子 PE0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PE0。対応バス/インターフェース: General。
C4VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
C5PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
C6PG14Digital_IO信号端子 PG14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG14。対応バス/インターフェース: General。
C7PG13Digital_IO信号端子 PG13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG13。対応バス/インターフェース: General。
C8PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
C9PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC9。対応バス/インターフェース: General。
C10PC11Digital_IO信号端子 PC11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC11。対応バス/インターフェース: General。
C11VDDUSBPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDUSB、最大定格: 4.0V) です。
C12PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
D1PC14 - OSC32_ IN(PC14)Digital_IO信号端子 PC14 - OSC32_ IN(PC14)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PC14 - OSC32_ IN(PC14)。対応バス/インターフェース: RTC/CLK。
D2PE6Digital_IO信号端子 PE6（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PE6。対応バス/インターフェース: RTC/CLK。
D3VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
D4PF2Digital_IO信号端子 PF2（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PF2。対応バス/インターフェース: I2C。
D5PF1Digital_IO信号端子 PF1（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PF1。対応バス/インターフェース: I2C。
D6PF0Digital_IO信号端子 PF0（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PF0。対応バス/インターフェース: I2C。
D7PG12Digital_IO信号端子 PG12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG12。対応バス/インターフェース: General。
D8PG10Digital_IO信号端子 PG10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG10。対応バス/インターフェース: General。
D9PG9Digital_IO信号端子 PG9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG9。対応バス/インターフェース: General。
D10PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
D11PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
D12PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC9。対応バス/インターフェース: General。
E1IOE1Digital_IOGeneral Purpose Digital I/O Pin IOE1
E2VBATPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 4.0V) です。
E3VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
E4PF3Digital_IO信号端子 PF3（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PF3。対応バス/インターフェース: ADC。
E9PG5Digital_IO信号端子 PG5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG5。対応バス/インターフェース: General。
E10PC8Digital_IO信号端子 PC8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC8。対応バス/インターフェース: General。
E11PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
E12PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
F1PH0 - OSC_IN (PH0)Digital_IO信号端子 PH0 - OSC_IN (PH0)（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PH0 - OSC_IN (PH0)。対応バス/インターフェース: RTC/CLK。
F2VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F3PF4Digital_IO信号端子 PF4（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PF4。対応バス/インターフェース: ADC。
F4PF5Digital_IO信号端子 PF5（方向: I/O、電圧域: 3.3V VDD (5V-Tolerant FT)）。多重化オルタネート機能: PF5。対応バス/インターフェース: ADC。
F6VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F7VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
F9PG3Digital_IO信号端子 PG3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PG3。対応バス/インターフェース: General。
F10PF10Digital_IO信号端子 PF10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PF10。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード